2004年06月14日

Passivation

さて、いよいよ最後のPassivation保護膜の形成といこう。

通常、チップの上には絶縁膜で保護膜をつける。これは、この後の組立工程でパッケージし黒い樹脂で覆ってしまうのだが、むき出しのままだと、ストレスがトランジスタに直接加わってしまったり、可動イオンが進入しやすくなったりと、いろいろ不都合な点が多いからだ。

保護膜としては、PSGを使ったり、ナイトライド膜を使ったりが多い。最終保護膜としてはナイトライド膜を使うことが多いんじゃないだろうか。

以下の図を見てもらおう。

PSG

まずは前回の続きから、PSGを乗せたものがステップ1。このPSGは通常APCVDでつける。層間絶縁膜LOCOSのところで出てきたものだ。プロセス条件としてはBPSGとほぼ同じで、温度は400℃前後、ガスはSiH4(シラン)、O2、PH3(フォスフィン)だ。

その後、ナイトライド膜を乗せる。これはPECVDでつける。LOCOSのところで少し触れたが、ここで始めて登場する。プロセス条件は、300℃前後の低温、ガスはSiH4とNH3である。装置としては、プラズマのエネルギーを利用して反応させるため、チャンバーも必要で、機構、形はDry Etchの装置にそっくりである。

そもそもなんでここでPECVDを使用するか分かるだろうか?

ナイトライド膜というのは、酸化膜(PSG、BPSGなど)に比べると、結構作りにくい。要するにより多くのエネルギーを外部から与えてあげないといけないわけだ。エネルギーとしてまず考えられるのは熱である。APCVDの場合も温度を400℃前後に上げてプロセスするのは熱エネルギーを利用するためだ。でも、ナイトライド膜の場合は、よりエネルギーが必要なので、もっと高温にしなければならない。LOCOS用のナイトライド膜をつける時に使ったLPCVDが良い例だ。この場合、温度は650〜800℃になる。

でも、これではまずい。なぜならAlの融点が759℃(確か?)なので、そんな高温で処理したらせっかく配線したAlが溶けちゃう。半導体の世界というかウェハープロセスの世界では、Al配線以降のプロセスは高温熱処理は御法度である、というのは重要なポイントだが、こういう理由からだ。

そこで、なんとかナイトライド膜を成長させるに十分な反応エネルギーを得るために、と考えだされたのがPECVDだ。プラズマのエネルギーを利用して、ガスを反応させナイトライド膜を堆積させるのだ(Plasma Enahncedの名前のとおり)。当然温度は低くてすむので好都合だ。このPECVD、Dry Etchの装置とほぼ同じ機構と上で述べたが、LPCVDなんかよりもはるかに高真空である。こんな経緯があるので、昔はPassivation膜といえば、PSGだけだったんじゃないだろうか。

Passivation膜としてよくある不良は、クラック(Crack)かな。これは要するに、ひび割れのことだ。せっかく膜をつけたのに、Al配線がField酸化膜上に乗ったりした場所では段差が厳しく、そこにストレスが集中してしまい、クラックが生じる。こうなると、信頼性上非常に問題である。だから、成膜条件、回路のレイアウト設計などで回避する必要がある。

少し長くなったので、今回はここまで。次回はPadのPhoto工程から。
posted by ピッコロ大魔王 at 10:07| Comment(0) | TrackBack(0) | Film | このブログの読者になる | 更新情報をチェックする

2004年06月10日

Sputter装置

今回はスパッタ装置の説明をすることにした。

前回も少し触れたが、スパッタとはターゲットと呼ばれる金属の塊を用意し、Arイオンをぶつけて金属の粒子を物理的に飛び出させて、ウェハー上にくっつけるものである。

以下の図で説明しよう。

Sputter

まず、上の図だけを見てもらいたい。これは、スパッタ装置の簡単な模式図だ。順を追って説明する。
1.まず、図にはないが、簡単なポンプで空気を引く。
2.ある程度真空になったら(10Paぐらい)、クライオポンプで10の−5乗Pa以上の高真空にもっていく。
3.Arガスを入れる。このときも高真空になるように気をつける。
4.ウェハーをターゲットの近くにセットする。
5.ウェハーを暖めてAlがうまくくっつきやすいようにする。
6.電極に電圧をかけて、グロー放電を起こさせ、Arガスのプラズマを発生させる。
7.アーク放電によってプラスイオン化したArガスをマイナス電極にひきつける。
8.ArイオンがAlターゲットにぶつかり、Al粒子が弾き飛ばされ、ウェハーにくっつく。

とまあ、こんな感じになる。下の図は、ArイオンによりAl粒子が弾き飛ばされる様子を、分かりやすいように描いたものだ。

このスパッタで大事なのは、まず高真空にすること、他にはFilm系プロセスに共通のパーティクル管理かな。本来ならピカピカの金属光沢をした表面なのに、真空度が低下すると白濁する。こういうのを反射率の低下という。メタル工程の管理パラメータとしては、反射率と比抵抗、膜厚が重要である。

Alスパッタなどでよくありがちな不具合というと、Hillock(ヒロック)かな。これは、異常放電でウェハー温度が上昇し、Alの表面がぼこぼこになること。言葉のとおり丘のような岩のようなという形状をしている。ちょうど月のクレータのような形を想像すればよい。こいつがでかくなりすぎると、最後のPassivationの膜を突き抜けたりして困ってしまう。

ちなみに、ウェハーを温めて温度を上げるのはStep Coverage(ステップカバレジ)を良くするために重要なので、温度が上昇すること自体が悪いわけではなく、異常上昇がまずいのだ。ステップカバレジとはCVDやスパッタで成膜した場合の段差部分の被覆率である。普通にやると、どうしても平らな部分と段差部分では、段差部分がうまくカバーできなくなる。以下のようになる。

StepCoverage

と、まあ、スパッタに関してはこんなところかな。メタルの成膜には他にも蒸着って方法があるんだけど、これは最近ではほとんど使われないから無視。蒸着って言葉どおりだから、特に説明の要らないプロセスだしね。

次回はプロセスの続きの、Alエッチから。
posted by ピッコロ大魔王 at 10:51| Comment(11) | TrackBack(0) | Film | このブログの読者になる | 更新情報をチェックする

2004年06月09日

メタルスパッタ

今回はメタル工程に入る。いわゆる配線工程である。まあ、多層配線のことを考えなければ、このメタル工程でほぼ重要なPhotolithoは終わりということになる。

ちなみにこのごろの記事、Photo工程やEtching工程の詳細の説明が要らなくなったので、ほっておくとカテゴリが全部Photolithoになってしまう。だから、個人的感覚でこれはPhotoとかこれはFilmとか適当にイメージが一致するものにしている。

さて、以下の図を見てもらおう。

Al1

ステップ1は前回のContactをあけた状態から、洗浄工程を経て、AlをSputtering(スパッタ)して、AlのFilmを全面に敷いた後である。一応スパッタ前には、拡散前の洗浄と同じような洗浄をする。スパッタはメタル工程でよく使われる真空系の装置である。詳細は次回以降。

このAlは通常純粋に100%のAlが使われるわけではない。だいたいAl-SiとかAl-Si-Cuなどが使われる。Al-Siの場合はSiが3%ぐらいだったかな?Al-Si-Cuの場合は同じくSiが3%以下、Cuが1%か0.5%じゃなかったかな?この辺は標準的にということで、Al-Siの3%は有名だけど、Cuのほうはいろいろじゃないかな。

このSiが100%じゃないというのは、Alスパイクなどというものを避けるためだ。これ、AlとSiって相性がいいので共晶(共相?)って組成を作りやすいことから、Si基板中のSi原子がAl中に移動し、Al原子がSi基板中に移動することによって起こる問題だ。これが起こると抵抗が変わったり、特性が変わったりとまずいことが起こるので、あらかじめ3%ぐらいSiをAlに混ぜてスパッタすることにより、回避している。

Cuを混ぜるのは、エレクトロマイグレーションとかストレスマイグレーションを抑えるためである。メインはエレクトロのほうだったかな?マイグレーションの話はのちのち信頼性の話とからめて詳細は出てくるであろう。

ここでは触れないが数年前から、PCなどのサイトでもCu配線のCPUなんてニュースが出ているが、これもマイグレーションとの関係があって、Cuはエレクトロマイグレーションにとても強いといわれている。最先端ではCu配線が主流なんだろう。何年か前はEtchingするのが難しくて、なかなかうまくいかなかったんだけど、今ではそれも解決されているのだろう。それこそ昔はこれでもか!っていう技を使ってIBMなどがやり始めていた。

ちと長くなってしまったが、本題に戻って、Al-SiやAl-Si-Cuの膜厚はだいたい1um前後だろう。これも、例えばパワー系のデバイスなどは電流をバコバコ流すために、何umっていう厚さのAlを乗せるから、一様ではない。電流いっぱい流すには断面積がでかくないといけないからね。一般のLogic系のデバイスだと1um程度ということだ。要するに回路設計によって違うわけ。

こうして、Alの膜を乗せた後に、今までと同じように一連のPhoto工程を通してくると、ステップ2のようになる。Resistの残っている場所を見ると今後どういうふうになるかが想像つくだろう。図中のAlにはよくわかるように点々をつけた。基本的にS/DやPoly Si Gateなど電極関係を点々にしてある。

以前も少し触れたが、このメタル工程以降Photo工程で使われるResistはこれまでのレジストと違う。まずは前に述べたダイ入りResistであること。

もう一つはこれまでのResistよりも粘性が高いってこと。Alや今後のPassivationの膜は今までよりも厚い膜を使うことが多く、加えて今までの加工による段差もついているので、段差が非常にきつくなって表面に出てくる。すると、今まで使っていたようなレジストだとカバーできなくなるので、なるべく粘性の高いレジストを使って、レジスト自体の膜厚を厚くして被覆性を高めるわけだ。

厚くするならResist Coater Spinの回転数を抑えて、今までのResistのまま厚くすればいいじゃん、なんて声も聞こえてきそうだが、回転数を落とすと、膜厚のばらつきが増えたりと、制御が不安定になり、よろしくない。そもそも、回転数なんて5000/rpmぐらいで回っているので、これの回転数を落とすだけで膜厚を大きく変化されるなんて土台無理な話だ。

Resistが厚くなると今までよりも露光時間が長くなったりと、工場的には微妙にいやらしい。Resistが違うってことはDevelop液も違うわけだから、余分に装置のレーン(Lane)もいるし、薬品の管理なども増えるってことになる。まあ、現場はちょっとしたことでいろいろ大変になるわけだ。

だから、工場とプロセスエンジニア、デバイスエンジニア、設計者などは、ちゃんとコミュニケーションとってやらないと、つぎはぎだらけのプロセスや工場運営になってしまい、しいてはそれによって、事故や不良が起こったりする。まあ、どこでも下流の工場にしわ寄せが来るのだが、そこが改善されている会社や工場は強い。

ちょっと長くなりすぎたのでここまで。ほんとはEtchingまでと思っていたが、今回はやめ。次回はSputter装置の話か今回の続きのEtchingの話のどちらか。
posted by ピッコロ大魔王 at 10:50| Comment(1) | TrackBack(0) | Film | このブログの読者になる | 更新情報をチェックする

2004年06月07日

Planarization

今回は予告通りPlanarization(平坦化)の話をする。

普通、ウェハー工程の後半になると、Alなどの配線や層間絶縁膜、最後のPassivation膜(保護膜)の膜厚は1um前後と非常に厚くなる。さらに最近のDRAMやCPUなどのプロセッサーの中には4層メタルなどといった多層配線が使われることが多い。

その結果、あるところでそれなりに平坦化を行わないと、表面がぼこぼこになり、配線が切れてしまったり、絶縁膜で下地をカバーしきれなかったりと、非常にまずいことが起こる。

そこで、ある世代のプロセスから平坦化の技術が一般的に使われることになった。

以下にその代表的なものを挙げて、説明する。

1.SOG
SOGとはSpin on Glassの略で、シリカ(SiO2)を溶剤に溶かした、まるでResistのような液体のことである。これを、ウェハー表面にたらして、クルクルクルとResisit塗布のようにSpinしてウェハー全面に塗布する。

これは液体である程度粘性もあるので、ウェハー表面に均一に塗られ、表面が膜で覆われ平坦化される。この後、拡散炉に入れて熱処理を加えると、あら不思議、SiO2のガラスに様変わりして、CVD膜と同じような状態になる。温度はそれほど高くなく、600℃ぐらいだったかな?(よく覚えていない)

2.エッチバック
これは、名前から多少は想像がつくが、エッチングにより表面を全面削っていって、平らにするものだ。やり方としてはResistを前面塗布して、上からドライエッチしていくものが代表的だ。Resistの代わりにSOGを使う場合もある。

まず全面をドライエッチでエッチングしていくと、段差の凸の出っ張っている部分のResistが薄いので、その部分は下地の層間絶縁膜が出てくる。すると、ドライエッチの条件が、ResistとSiO2の選択比をResistがエッチングされやすいように設定してあるので、Resistのエッチングはそのまま進み、SiO2が出てきた部分はエッチングRateが落ちるようになる。これをうまくやって続けていくと、結果的に下地の出っ張った部分だけを削り取って、平坦化ができるようになる。

3.CMP
これはChemical Mechanical Polishingの略で、そのまま直訳すれば、化学的機械的研磨なんてことになる。これ、最後のPolishingをPlanarizationのPだってしているところもあるけど、Polishingのほうがいいと思う。

具体的にどうやるかというと、スラリーと呼ばれる化学薬品みたいなものをウェハー表面にたらして、上からグラインダーのような研磨用の砥石を当てて、ぐるぐる研磨する。ウェハーと砥石でスラリーをサンドイッチ状態にして、そのスラリーの化学反応と研磨の機械的力で表面を削っていくようになる。だから化学的、機械的なのだ。

細かいところは専門書に任せるとして、スラリーを簡単に説明すると、シリカやアルミナなどの研磨用のつぶつぶが入った液体で、確かpHが7ぐらいのアルカリだったはず。だから、初期のころはこの製造段階で、Naなどの半導体には大敵である可動イオンとなるアルカリイオンが含まれていて、問題だった。今は解決しているのかもしれない。

また、研磨ということで、パーティクルの発生源にもなるといわれていた。だから、アルカリイオンとパーティクルを避けるために、このCMP装置のためにクリーンルームを別に用意し、排気系なども別々にするという方法が取られていたはず。でも、技術は進歩しているだろうから、最近はそういう心配もないのかもしれない。

4.BPSGのリフロー
これは前回説明したとおりである。だいたい使用パターンとしては、S/D形成後はこのBPSGリフローかSOGのどちらかを使うというパターンだろう。その後のメタル配線の前の層間絶縁膜の平坦化はエッチバックかCMPを使うのだろう。でも、これらの平坦化方法のうちどの方法を使うか、どういう組み合わせで使うかは各工場、製品によって違うのだろう。

とまあ、平坦化の代表的なものはこんな感じである。次回からはまたプロセスの続きに戻る。
posted by ピッコロ大魔王 at 10:04| Comment(15) | TrackBack(0) | Film | このブログの読者になる | 更新情報をチェックする

2004年06月04日

層間絶縁膜

今回からウェハー工程の後工程に入る。普通半導体製造ではウェハー工程を前工程(Front End)と呼び、組立、検査工程を後工程(Back End)などと呼ぶが、ウェハー工程の中でも特にS/D形成後のプロセスはウェハーの後工程というイメージがある。

S/D形成後でも表面にはうっすらと酸化膜があるので、このままAlなどの配線をしても良いような感じもするが、ちょっとまずい。それは、ある程度の厚さの層間絶縁膜がないと、以前少し触れたような配線と基板間や配線とゲート電極間に大きな寄生容量ができてしまったりするからだ。要するに、間の絶縁膜が薄いと容量のでかいキャパシタンス(コンデンサ)ができてしまう。他にもまずい理由はあるが、面倒なのでここでは述べない。今後のプロセスでそのほかの理由もおのずから分かってくるだろうし、そのぐらいは頭を使うのもよいだろう。

ちなみに、層間絶縁膜というのは、配線(AlやCuなど)と基板間、多層配線の配線と配線間の絶縁膜のことをいう。

以下の図を見てもらおう。

BPSG

ステップ1が前回のS/D形成後の状態。そこから、BPSG(Boron Phosphorus Silicon Glass)という絶縁膜を乗せたのがステップ2。

このBPSGというのは一般に最初の層間絶縁膜によく使われる膜で、名前のとおりB(ボロン)とP(リン)が入っているSiO2膜である。これは前にLOCOSのところで触れた、APCVD(常圧CVD)で作る。装置的には、大きなガタイがあり鉄板焼きのようなプレート(トレイなどともいう)に数枚のウェハーを1枚1枚上向きに乗せて、上から反応ガスを流し、雪のように膜を堆積させるようになっている。その時プレートはベルトコンベアーのように動いていて、このスピードを調節して、装置を通り抜ける時間を設定し、反応ガスの条件設定とあわせて膜厚膜質を管理する(でも最近の装置はこういう装置じゃないのも多いかも、チャンバー型とかね)。この装置、雪を降り積もるようにさせるだけあって、パウダーが激しく、CVDのメインテナンス担当者の最大の仕事は、パーティクル除去のためのプレートや装置の掃除だ。

このときの温度はだいたい350℃〜450℃でプレートも暖めて行う。上から流すガスはSiH4(シラン)、O2、PH3(フォスフィン)、B2H6(ジボラン)である。このガスの混合比はいろいろプロセス条件によって変わるが、基本はSiO2なのでSiH4とO2がメインなのは言うまでもない。

B(ボロン)が最も少ないはずだ。実はボロンガラスっていうのはものすごい吸湿性があるので、処理が難しいのだ。1日置いたらもう表面はベトベトってな感じで、半導体には大敵の水分が残ってしまう。だから、ある程度すぐに次のステップに移らないといけない。昔学生のころ、全く専門は違うが、実験で坩堝に粉末から入れて炉で温めてSiO2ガラスをつくっていたことがある。何種類も作ったがその中でボロンの粉末を入れて作ったガラスはベトベトになってびっくりしたことがある。

次はステップ3に移るわけだが、この工程のことをリフローと呼ぶ。これ、実は平坦化のための重要な方法の一つだ。今までのゲート電極やField酸化膜などの厚さにより、ウェハーが表面が凸凹になっているため、単純にCVD膜をつけただけだとさらに凸凹が強調されてしまうのだ。そうすると後の工程で凸凹により配線が切れたり、膜が凸凹のてっぺんをカバーできなくなったりという問題が生じる。図の2でその様子が少しは分かってもらえると思う。

それを避けるために、リフローを行う。このリフロー、BPSGの場合温度が800℃ぐらいでトローっと溶けて平らになってくる。ちなみにB(ボロン)なしのPSG(Phosphorus Silicon Glass)でもリフローはできるがより平坦化の効果があるのがBPSGで、これが開発された後ではBPSGが一般的だ。PSGの場合は1000℃ぐらいの高温にしないとだめなのもネックだ。そうだ、このBPSGの800℃がある場合、Pch S/DのAnealはしなくていいかもしれない。リフローはPoly SiのPOCl3のドーピングで使ったのと同じ拡散炉か、同じ型の拡散炉を使う。Bの吸湿性が高いとはいえ、当然拡散前処理も行う(熱加えれば水分も飛ぶしね)。

実は平坦化の方法としては、他にもSOG、エッチバック、CMPなどというのがあり、どの平坦化方法を使うかは製品やプロセスルールなどにより各社、各工場でまちまちだろう。

とりあえず最初の層間絶縁膜はこれで終わりでステップ3終了。
次回は上に述べたほかの平坦化の方法について少し説明する。
posted by ピッコロ大魔王 at 10:04| Comment(2) | TrackBack(0) | Film | このブログの読者になる | 更新情報をチェックする
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。