2006年12月14日

MOSトランジスタ電流の式最終版

だいぶ間が空いてしまったが、電流の式の最後の付け足し説明を。

まずは以下の式。
静特性3.gif

まずは前回の最後の式@を引っ張り出してくる。まあ、どんな教科書でも載っているはずだから、いまさら何をかいわんや、だけどね。

ま、要するにこの電流の式ってのは前提条件があって、それによって使い分けるってわけ。@の式ではその下にあるようにVgsとVthの差がゼロ以上、VgdとVthの差がゼロ以上の時に成り立つってことだ。前提条件というよりこういう場合境界条件って言葉を使うのかな?この条件って結局閾値電圧よりゲート基板間の電圧のほうがでかいってことだ。この前説明したようにドレインに電圧を加えるから、VgsとVgdを別々に見ているわけだけど、だいたいの場合Vgd−Vthの方が成り立っていればVgsのほうも成り立っていたりする。

ちなみにVgdを例によって前回同様にVgsとVds分けるとその下の条件式になって、普通こっちのほうを使う。ということでVgsとVthの差がゼロ以上でなおかつVds以上のときに成り立つことになる。ま、この意味は考えれば分かるよね。ってことでたまには自分で考えてね。

ちなみにこの領域のことを線形領域と呼ぶ。Vdsの増加と共にほぼ線形で電流が増加するってことだろうねえ。厳密には線形じゃないのは式から分かるけど、そんなの気にしない。

で、お次はVgsとVthの差がVds以下になってしまった場合。この場合は、そういう表現を使うよりもVdsがあるレベルよりもでかくなってしまった場合と言ったほうがイメージしやすいだろう。そんでもって、ここではVdsの代わりにVgs-Vthを使って上の式に代入しちゃう。上の式ってのは前回の最後の@の式ね。するとアーラ不思議(って不思議でもなんでもない)電流がVgsだけの変数の式になってしまった。

要するにVdsがある程度以上でかくなると、MOSトランジスタのドレイン電流はドレイン電圧に依存しなくなるってことだ。これは、前に述べたピンチオフによる影響だったりするわけだが、その仕組みは簡単だから教科書を見ればすぐ分かる。あ、そうそう、こういう状態を飽和領域と呼ぶんだよね。つまりドレイン電圧に対して電流がサチっているわけだ。

当然のことながら経験者はここで述べていることから静特性のグラフというか図を頭に思い浮かべているのだろうが、こういう特性のことをMOSトランジスタの静特性とか電流電圧特性と呼んでいる。

ここまで来たら、当然そのグラフというか図を出したり、実際のテストパターンに針を当てた測定の仕方とか、ピンチオフの仕組み、ドレインインデュースドバリアローアリングによるリーク電流、サブスレッショルド特性など色々と次に進めるべきなのだが、面倒くさいので無期延期。

ということで、お、し、ま、い。
相当気が向いたら再開します。
posted by ピッコロ大魔王 at 12:16| Comment(2) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2006年12月01日

MOSトランジスタ電流の式3

さて、さて続きをやってみましょうか。

前回はゲート電荷と単位時間を求めるところまでいきました。お次はある意味簡単。前回の図をちょっくら呼び出してもらって、A、Bを@に代入するだけだ。

そうすると次のようになってくる。
静特性2.gif

式の前半部分は簡単だ。ただ代入して整理しただけ。次のVgのところがちょいと面食らうかも。実はここまでずっとVgって書いてきたのは意味があるわけだ。もう一つはVdsとか使っているのにね。

これゲートにかけた電圧ってゲート直下のチャネル部分では一定じゃないよね。だってドレインにも電圧を加えていくわけだから。実際はドレインからソースにかけて電位勾配があるわけだ。(まあ、このことが後々勉強していくと出てくる、ピンチオフとかDrain Varrier Loweringなんてことに影響していくのだが。)

n型のMOSの場合ゲート、ドレイン共にソース、Gndに対してプラスの電圧をかけていくので、ドレイン近傍のチャネルではドレインからのプラスでチャネルにかかるゲート電圧が目減りするわけだ。それにこの式の導出では関係ないけど、ドレイン境界部ってダイオード構造に逆バイアスがかかることになるので、空乏層が広がってチャネルを狭めることになる。ま、こいつがピンチオフの原因なんだけど、もうちょっと後だね。

そんなこんなで、脱線してしまったけど、このVgをゲートソース間、ゲートドレイン間の平均で表すことにするわけだ。で、さらに、ゲートドレイン間のVgdをVgsとVdsであらわす。この意味は分かるよね。上で脱線したときに説明したように、トランジスタをオンさせるために同極性の電圧をかけていくわけだから、チャネルにかかるゲート電圧がドレインソース間の電圧で目減りさせられることになる。

これで、VgはVgsとVdsだけで表すことができるようになった。その結果がVgの最後の式だ。

そんでもって、最初にQ、Tを代入して出した式にこのVgをぶち込むわけである。後は簡単で、整理していくと最後の式が出てくる。で、ここでただ整理しただけなのに@、Aって分けたのには意味があるんだが、それは次の機会にしよう。

ちなみに一般的には誘電率のままにしておかないのと、覚えやすいという理由から定数はCoxとμnにまとめてしまってある。この式がかの有名なMOSトランジスタの電流の式である。電流電圧特性とかこの式から導き出される特性(まあ、測定してもでるわけだが)を静特性なんて呼んだりしている。

このBlogをスタートしたときの目標ってのが、トランジスタの電流の式を求めるまで、ど素人が勉強するということだったので、ひとまず目標は達成だ。

だが、次回に続く。ここまでと、これから使うもう一つの図は前に作っておいたものだが、まあ教科書も何も見ないで、2年間も完全に離れていてもこれだけ説明できるんだから(多少間違っていると思うが)ピッコロも捨てたもんだはないなあ、などと自己満足してしまった。あはは。
posted by ピッコロ大魔王 at 10:05| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2006年11月21日

MOSトランジスタの電流の式2

前回の続き。そういえば、まずはじめに忘れてはいけない基本事項を。半導体だとかMOSトランジスタだとか言っても、これから始める電流の式にしても、結局のところある場所を電流が流れるわけだ。まあ、実際は電子の移動なわけだけど。

で、今回の場合はその一連の動作の対象はゲート下のチャネル部分ってことになる。実はここで流れる電流ってのはいわゆるオームの法則に則るってことなんだよね。これって、式とか小難しいことやっていると意外と忘れちゃうんだけど、この基本は常に頭に置いておいたほうが良い。

さて、じゃあ例のごとく次の式を見てもらおう。
静特性.gif

まず、チャネルを流れる電流のイメージってゲートに電圧を加えていったときにたまった電荷をスウィープ(ほうきで掃く)するってイメージなんだよね。貯まったのをセッセセッセと掃くわけだ。この掃く役目をするのがドレイン電圧(ソースドレイン間の電位差)であり、単位時間の量を見れば電流になる。

というわけで、まず@の式のようになる。これをもうちょっと具体的なパラメータに変えていくためにその下に各要素のパラメータがある。

まず、単位時間はこの場合ゲート長の長さの距離を電子が進む速さで割ってあげればよいよね。そうすればこのゲート直下での電子の動きに対する単位時間が出てくる。ここでゲート長は記憶しておくように言った前の記事の図でLという既知の値だからOK。

電子の速度はちょっとわからない。だけどまえーにやったところにでていると思うが(探すの面倒だから勝手に探して!多分ダイオードかキャパシタの式一杯出たところあたりにあると思う。あ、エネルギーバンドのとこかな?忘れた)、電子速度ってのは電子の移動度とそこでの電解強度から出せるわけだ。それが2段目の次の式。このうち移動度はある材料が決まれば固定される既知の値になる。この場合Siという素材と、P基板の不純物濃度やそのときの温度などで決まってくる。

残るは電界強度だが、これは単純にソースドレイン間の電圧をゲート長で割ってあげればよい。これが次の式。なーんだ、結構簡単じゃん。で、まあ、上に書いた説明どおりに単位時間Tを求めるとAの式になっちゃうわけだ。単純に代入していけばいいわけだよね。

お次は電荷Qが分からないからこいつをやっつける。まず、この場合電荷Qはゲート直下にたまる電荷であるから、ゲート酸化膜のキャパシタに電荷がたまると考えればよい。ということで、ゲート容量Cgにゲート電圧をかければでてくる。

ところで、ふと思いついたが、ここでVgがVthを超えて完全に反転層が完成しなくても電流はちょろちょろ流れるってことが、ここまでの説明で何となく分かると思うが、その現象があとで式が完成したあと、式の上でも分かるし、実際にデバイスを測定したデータもそのようになるってのを覚えておくと良い。

閑話休題、ゲート容量ってのが分からないからこいつを求める。(こいつはおそらくキャパシタのところに遡れば分かると思うが、)単位面積あたりの容量ってのはこの場合材料がSiO2なので酸化膜の誘電率と真空の誘電率を掛け算したものをゲート酸化膜厚で割ってあげればよい。したがって、このMOSトランジスタのゲート面積LxWをこいつに掛けてあげればこのゲートキャパシタの容量が出てくるわけだ。ハイ簡単だね。

しかーし、今までに説明したように一般にはフラットバンド電圧などが存在することや、いろんな界面順位が存在することやもろもろの理由で余計な容量が最初からあるわけだ。だからそれによってできる電荷Qfも考慮に入れてあげないといけない。それを考慮に入れてあげると上に説明したキャパシタ容量とVth(閾値電圧)で表すことが出来る。これがBの式だ。

とまあ、こんな感じで、単位時間Tとゲート電荷Qがそろってしまった。この次はこのA、Bの式を使って電流の式を求めていくのが想像できるだろう。ではまた、次回に。

posted by ピッコロ大魔王 at 13:24| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2006年11月19日

MOSトランジスタの電流の式1

2年ぶりのピッコロ大魔王の復活。ピッコロは電流の流れじゃなくて、世界のお金の流れを勉強しておりました。ちょいと時間が出来たので続きを。

しかし、完全に浦島太郎なので、以前以上に正確性を欠いていると思い、その辺は悪しからず。一応スパム、広告系のコメントやらトラックバックはちょくちょく削除していたので、たまにチェックをしていましたが、なにやら一生懸命書いていた2年前よりも日々のアクセスが多いようです。なんでだろ?

ちなみに、だいーぶ前にどなたかもコメントしていましたが、教えてクンが増えてきたようですが、もはやピッコロは完全に呆けてしまい質問に答えられないのと、その程度はいくら初心者でも自分で調べてよというような質問が多いので、基本的によほど気が向かないと回答は出せない状態です。

ただ、今までのコメントを見ていると、親切な方が「どこを調べればよい」とか「どこに載っている」というようなコメントも含めて答えれおられるようなので、今後も善意の回答者に任せたいと思います。

さて、本題。
まずは、最初の図を見てもらおう。
MOSWL.gif

まずは、MOSトランジスタの電流の式を導く上での、必要な構造上のパラメータがある。ここではn型のMOSを例に取る。
図のLが一般にゲート長と呼ばれるもので、最重要パラメータだ。Wはゲート幅。さらにゲート酸化膜の厚さがtoxとなる。ちなみにゲートの実効長と実効幅ってのがあるけど、そいつは一連の話が終わってからかな。

で、端子の記号はゲート電極はVgs、ドレイン電極はVds、それぞれゲートとサブ(基板)、ドレインとsubの電位差だ。ソースは通常グランドに落としていて、subもリンクさせている。ここではsubの端子が出ていないが本来はそういうもんだと思ってほしい。つまりsourceとsubがgroundに落ちているわけだ。ただ、わざとsubをFloatingの状態にしていたりすることもあるので、その辺は一応頭の片隅にでも留めていてほしい。

まあ、一般に半導体のエンジニアならこの図は頭に入っているから、再掲する必要は無いが、だいたいMOSトランジスタの特性の話をするときにはこの図と、この端子構造がベースになるのでよーく覚えていてほしい。っていうか、みんな知っているか?

久しぶりに書いたので、まずはこの辺で終了。
posted by ピッコロ大魔王 at 12:36| Comment(1) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年10月01日

キャパシタのCVカーブ

久しぶりの投稿ですが、キャパシタの話は今回で終了です。そろそろ飽きてきました。

まず、以下の図を見てもらおう。

CVカーブ

左上の図のようなモデルのキャパシタを考えたときに(今までの図と同じです)、全体の容量としては2つのキャパシタが直列に接続された状態なので、すぐしたの式のようにCoxとCdから求めることが出来る。

さて、順番に考えていこう。まずはアキュムレーション(accumulation)と呼ばれる蓄積状態から。この場合は空乏層が出来ないのでキャパシタの容量としてはCoxだけになるわけだ。これが右上のCVカーブのVgがマイナス側のところになるわけね。
ちなみに言うの忘れたけど、P基板のSiでゲートにかける電圧をVgとするね。そしてキャパシタのゲートに電圧をかけたときの容量の変化の特性をCV特性とかCVカーブという。

次にもうちょっとプラス側に電圧を上げてった場合。これは空乏層ができる領域なので空乏状態と呼ばれる。このときの容量は、左上の1/C=1/Cox+1/Cdの式にその下にあるCox、Cd、Xdを代入していくとでてくる。それが一番下の式である。これによるとちゃんとCがVgの関数になっているのが分かって、右上のCVカーブの空乏状態の部分の曲線がこれに従うことになる。

最後に、さらに電圧を上げていって反転層ができた以降の反転状態。反転層ができるともうそれ以上は空乏層は伸びないのでそのときにCdは最小値をとる。そのときの値をCdminとすると、全体容量も最小値になりCminとなるわけだ。このときXdはXdmaxなのでこの値を使えばCminも計算できることになる。

ここからがちょっとややこしいのだが、反転層ができた後のCVカーブってのは普通2つに分けて書いてあったりする(中には3つの場合もある)。これはCV特性をするときの電源周波数の違い(電圧)によるものだ。一つは高周波もう一つは低周波。高周波の場合はオンオフの切り替えが早いので反転層にキャリアがたまるまでの時間がなくて反転層の容量がないのと同じなのでCminの値のまま。

ところが周波数が低い場合には反転層ができてキャリアが蓄積される時間がたっぷりあるので、電圧を上げるのにつれてどんどん容量が増えていくわけだ。で、最後にはCoxに近くなる。

でも、全体容量のCってのはCoxとCdの直列容量だからCoxを超えることはない。つまりCox>Cってのが常に成り立っていて、Maxは蓄積状態のCoxのところでしかありあえないってのがとっても重要なポイント。

さらに図にはVthってのがあるけれど、これが反転層ができ始める時のゲート電圧である。これってどうやって求めているかというと、空乏状態のところのCVのカーブに接線を外挿してCminのラインとの交点をVthとするというようにしている。このやり方はトランジスタのVthのもとめ方でも使うので覚えておくと良い。要するに、ここからぴたっといきなり反転層ができましたって判別するのが難しいから外挿なんて方法を使うわけだ。

こんなところでだいたい説明は終わったかな。ということでキャパシタンスの話はこれでおしまい。次はいつになるかわからないけど、MOSトランジスタの話に入ります。
posted by ピッコロ大魔王 at 09:38| Comment(6) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年06月28日

ダイオードのLayout

やっぱ、今回は予定を変更して、これまでに述べたPNダイオードの作り方というかLayoutの説明をする。どうやって設計していくのかということを理解するためには、簡単なところから始めていくのが良いだろうし、徐々に平面図(Layout図)を見て断面構造が分かるようになると良い。

以下の図を見てもらおう。

DiodeLayout図

この図の上側は一般的にLayoutと呼ばれているものである。まあ、要するにMask Layer(マスクレイヤー)ごとに色なり網掛けなりで区別しながらすべてのLayerを重ね合わせたものである(ちなみにここではContact以降は省略してある)。

その下にあるのが断面図。今までにやってきたCMOSのトランジスタの断面図と比べるとかなり簡単。上のLayout図から点線で線を引っぱっているのでだいたいどのラインがどこに相当するか分かるだろう。

簡単に説明していこう。
ます、上図の一番外側にあるのがNwellのLine。ここではPNのNとしてNwellを使っているのでこうなる。基板のPとNchS/DのNを使ってもPNダイオードはできるけど、そうすると基板はどこまでも下のほうでつながっていることになるからちょっと困る。だから、PNダイオードのエリアを固定するためにもPsub基板ではNwellの中に作ったほうが良いだろう。

一番内側にあるのがActiveのLine。最終的にPのp+とNのn+にコンタクトを取るためにはActiveにしておかないとField上ではコンタクトHoleが開かないからこうする。

このActiveのLineに対してオーバーラップ何umなんて感じで合わせているのがPchS/Dのp+とNchS/Dのn+のMask。これで、出来上がり。

実際には真四角のNwellの真ん中にp+をおいてその周りをお堀のようにn+をおくとかダイオードのLayoutはいろいろ工夫を凝らしているので、上の例のように単純ではないが、まあ最初の勉強としては分かりやすいだろう。

それに、オーバーラップというのがでてきたが、これが実は重要である。例えばActiveのところにインプラを打ち込めばいいのだからオーバーラップゼロでActiveとPchS/D(またはNchS/D)のLineをぴったりあわせればいいだろう、なんて思うとちょっとまずい。

ウェハープロセスでは当然ばらつきもあるし、Photo工程での多少のずれもあるからぴったりオーバーラップなしでマスクをあわせてしまうと、カバーしきれなかったりするのだ(左にずれるとActive部分でp+にならない部分が右側にできてしまったりする)。だからふつうマージンをとってオーバーラップ何umなんてルールを決める。このルールのことをデザインルールとかLayoutルールなんて呼ぶ。

上の図でもNwellのMaskと断面図のNwellの領域がほぼぴったりになっているけど、実際にはNwellのMask Lineでインプラをしたとすれば、拡散によりNwellはそれより広がっているから、Maskよりは少なくとも2,3umは外側になっているはずである。

こういう横方向拡散やPhoto工程、Etching工程のずれを考慮に入れて、例えばActiveのLineはNwellのLineから少なくとも何um内側じゃなきゃいけないなどといったルールをすべてのLayerについて作るわけだ。

ちょっと横道にそれたが、こんな感じでLayoutをしてそれにあわせてMaskをつくり、Wafer上にデバイスを作っていくわけだ。

次回は、前回の予告のどっちかをやろう。
posted by ピッコロ大魔王 at 09:50| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年06月17日

寄生トランジスタ

以前ナイトライドFieldインプラのところで、寄生トランジスタの話をしたが、最後の出来上がりになると分かるからそれまで我慢してね、と述べた。そこで、今回はすこしFieldトランジスタについて解説。

以下の図が寄生でできてしまったFieldトランジスタの例だ。


Fieldトランジスタ

これは、今までのプロセスで使った図にちょっと手を加えたものだ。まず、Wellがなくなっている。ということは隣り合わせのトランジスタが両方ともNMOSだということになる。さらに、真ん中のField酸化膜の上にAlが乗っている。そもそもActive Areaというのはトランジスタを作る場所だから、Gate、Source、DrainなどにコンタクトをとったAl配線というのは当然Field上を走らせることになる。だから、図のようなところにAlの配線が乗ったりするわけだ。

しかし、これだとAl配線をGateとしてみれば、仮に左のトランジスタの右側のn+の領域をSource、右のトランジスタの左側のn+の領域をDrainとすれば、Field酸化膜をゲート酸化膜と考えたトランジスタになってしまう。今もあるのかもしれないが、昔はAlゲートなんてものもあった。これは、Poly Siを使わないでいきなりAlをゲートにしてトランジスタにしてしまうものだ。簡単な回路であれば、Alゲートで作るとそりゃー工期が短くてよい。だからこのFieldトランジスタの場合、Alも当然ゲートとして成り立つわけだ。

この予期せずにできてしまった寄生トランジスタのFieldトランジスタがOnしたりすると、右のn+と左のn+間に電流が流れてしまいとてもまずい。余計なときにOnするわけだから、電流がリークしているのと同じで、電池動作のものだったら電池が早く消耗する。さらに、トランジスタとしてOnするってことは、回路的に変なLogicが動作してしまうことにもなり、所望の動作が得られなかったりする。

そんなわけで、このFieldトランジスタをなるべく動作させないようにするために、このトランジスタをOnさせにくくするように逆極性のFieldインプラをするわけだ。この場合n+に対する逆極性だからPタイプのインプラをするわけ。

逆にPMOSのFieldトランジスタにはNタイプのFieldインプラをする。デバイスによっては、両方のFieldインプラをする場合もある。

図では、NMOSを並べたが、これは分かりやすいようにするためで、もともとのプロセスフローの説明のときのようにWellがあって、NMOSとPMOSが並んでいてもFieldトランジスタとして動作する場合もある。

おしまい。

次回はようやくダイオードの深入りバージョンかな。でも、その前にエネルギーバンドの話かな?どっちにしよう。
posted by ピッコロ大魔王 at 09:56| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年04月13日

最小線幅

パソコンを少しいじっている人ならCPUなんて言葉は聞いたことがあると思うけど、今のIntelだとかAMDなどのCPUってものすごい小さいサイズのトランジスタでできているんだよね。

よく0.3μmルールだとか、0.15μmルールだとか言うけど、これって基本的にトランジスタのゲートの長さなんだよね。昨日の図のゲートの横幅のこと。これが一般的にプロセスルールだとか言うもの。昔は5μmとかだったのが、3μmになり、1μmになり、さらには0.8μm,
0.5μmなどと、どんどん線幅が短くなってきた。ちなみに1μmを下回ると、サブミクロン(ルール)などと呼び、0.5μmを下回るとディープサブミクロンなどと呼んでいる。

このルールを最小線幅ルールともいったりしていて、要するに加工する時の、そのときの装置の限界(もちろん大量生産に耐えうるマージンを持った限界だが)の精度によるものだ。よくシュリンクサイズなんて言葉も使ったりするが、これはある製品を例えば1μmで作っていたときに、設計していた設計図をそのまま半分に縮小して、0.5μmで作ったりするときに、50%シュリンクなんていう。(まあ、そのまま単純に設計図を縮小すればよいわけではなく、加工するプロセス的にもいろいろと条件をチューニングしないといけないけどね)

参考までに、サイズを小さくしていくときに比例縮小則ってのがあって、長さに反比例して不純物の濃度は濃くしないといけないってのもある。これは、そのうち説明するかもしれないけど、比例縮小則などで検索すれば、参考になるサイトが引っかかるんじゃないかな。

さてさて、何でこんなふうに、どんどんちっさくなっていくかというと、一つには同じものを作るのなら小さい線幅で作ったほうが、一つのチップのサイズは小さくなるのだから、当然1枚のウェハーから取れる、チップの総数は多くなるというのがある。そうすれば当然一個あたりのコストが下がるわけである。(厳密には、装置も新しいのに変えないといけなかったりするので、ぼろもうけとはいかないが、何十億、何百億というお金をかけても、後でちゃんと回収できるという計算の元にやっている)これと同じ理屈でウェハーのサイズをでかくするっていう手も使っている。今では300ミリウェハーなんて使っている。直径30cmの化け物ウェハーだ。

2つ目は製品としてのチップの総消費電力を抑えるという要求が消費者側からきているためである。よく低消費電力とかうたっているあれである。携帯型の要求が出たり、環境問題で節電の話が出たりである。どうしてそれが、ルールの縮小と関係があるかというと、トランジスタがONになっているときの電力消費量がトランジスタのサイズが小さいほうが少なくなるって理由からなのだ。
でも、小さくしてもいっぱいトランジスタ乗っけたら同じなんだけどね。
実は電源電圧を小さくできるってことのほうがポイントかな。

ここで昨日のVthの話がからんでくる。例えばウォークマンみたいなものをみると(今はMDウォークマンかな)、基本的には単3か単4あたりの電池で動かないといけない。自分は持ってないからよく分からないけど、電池1本ですむとしたら、1.5V。2本なら3Vで全部回路が動作しないといけないことになる。もし、トランジスタのVthが1.5Vだったら電池1本ではお手上げ。電池1本で動かすためには、せめてVthは1V未満でないとだめだろう。結局この場合電源電圧を1.5Vにして動かせるものを作るためには、Vthを十分マージンを持って作りこまないといけない。

でも、ここで注意しなければならないのは、同じプロセスで作るとしたら、製造の誤差範囲が±0.3Vのときに、Vthが3Vの場合には±10%となりVthが1Vの場合±30%となることだ。1Vを狙って0.7Vから1.3Vの範囲では回路の動作の安定としてはちと厳しい。まあ、回路設計するときにそのぐらいのことは想定していて、十分にマージンはとってるのだが、当然ぶれの比率がでかいということは、誤差範囲をはみ出る比率もでかくなる。

こんな場合も、もう少し精度のよい細い線幅のプロセスルールを使えば安定してコントロールできるようになったりするわけだ。まあ、プロセスの制御もそれにつれてシビアにはなるけどね。

多少正確ではないがこんなところだろう。Vthがらみの初歩の話はこの程度かな。続く。
posted by ピッコロ大魔王 at 23:48| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年04月12日

トランジスタの動作

いよいよMOSトランジスタの動作の話である。
ここではNchトランジスタで話を進める。

まず、ゲートにプラスの電圧をかける。例えば5Vの電圧が一般的なので、そう仮定する。電圧ってのもいっきに5Vになるわけではなく、徐々に5Vになるわけだ。まあ、人間の時間間隔からすれば一瞬というか、電圧をかけたのと同時だが、局所的な視野からはやっぱりだんだんと5Vになるわけだ。そのとき、まず最初にPsub部分のゲートの直下のところに空乏層というのができる。

Psubってのは正孔(Hole)がいっぱいある半導体なんだけど、ゲートにプラスの電圧をかけると、プラスと反発して正孔がどんどん押しやられていく。(厳密にはエネルギーバンドで説明しないといけないのだが、ここでは感覚的に分かりやすいように、イメージ的に説明する)すると、ゲートの下の部分のPsub基板はキャリアとしてのHoleがかすかすの状態になる。こういうキャリアがかすかすになった部分を空乏層と呼ぶ。図で書くとこんな感じだ。

空乏層

そして、さらに5Vに向かって電圧をかけていくと、ある電圧で、あらまあ不思議、ゲート直下の酸化膜に接したごくごく薄い領域にn+の領域が現れてしまう。これは5ボルトという電圧が基板にとってはとても大きいために、空乏層ができたあと逆にプラスの電圧によってマイナスの電荷を励起させられてしまうということから起こる。(これも厳密にはエネルギーバンドで説明しないといけない)イメージ的には、まず同一極性で反発するために、プラスのキャリア(Hole)が押しやられ空乏層ができ、さらに電圧をかけ続けると逆極性の電子をひきつけてn+の領域を作ってしまうといったところか。この領域を反転層と呼ぶ。図で見るとこんな感じ。

反転層

実際にはこの図とは違い、反転層はむちゃくちゃ薄い。ほんとにごくごく薄くて、ゲート酸化膜の下のわずかな厚さにできる。

この反転層ができる時の電圧を閾値(しきいち)電圧と呼んでいて、Vthと記す。このthはThresholdの略だ。普通Vthかスレッショルド(Threshold)電圧と呼ぶ。だから、先ほどから例に出した、ゲート電圧の5Vというのは、Vth(1Vとか3V)に十分足りる電圧として設定している。つまり、ゲート電圧がVthを超えると、反転層ができて、キャリア(電流)の通り道ができるわけである。そのときにS/D間に電位差があれば(前に述べたソースがGND,ドレインが5Vという状態でよい)、ソース、ドレイン間に電流が流れ、めでたくMOSトランジスタがONするわけだ。

ゲートにかける電圧はVthを十分に超えていないと、反転層が完全にできないので、動作が安定しなかったりするので注意が必要である。世の中には、パソコン関係で、よく3.3V動作とか5V動作とかあるが、結局これはそこの部品に使われている半導体のまたさらに部品であるトランジスタのVthに関係しているわけである。Vthが3Vの場合は、5Vの電源電圧でちゃんと動作をするが、3.3Vでは動作しない。またVthが1V程度であれば、電源電圧が3V程度でもちゃんと動作するわけだ。

まあ、世の中の電化製品は、電池で動くものなども、ちゃんと回路設計によって、Vthを電池2個分とかで動作可能などと設定しているわけだ。そして、そのVthは半導体工場でウェハーを作るときにちゃんとその値になるように制御して作りこんでいるという仕組みである。ちょっと、長くなっちゃったので、今回はここまで。

空乏層とか反転層とかちゃんと調べたい場合には、「空乏層」とか「PNダイオード」などの用語で検索すると、いっぱい見つかるでしょう。ほんとはPNジャンクションとかで基礎を理解するところをここでは一足飛びに説明しているので、多少の自己学習は必要であろう。

以前、子分たちには、「そんなこと自分で考えろ」とか「そんなことミジンコでもわかる」とか「そんなことアメーバでも分かる」などと言って、自分の頭を使うことを口をすっぱくしていったものだ。でも、「そんなこと猿でも分かる」というと「僕も猿まで成長したと認めてくれるんですか、むちゃくちゃうれしい」などと酒の席で言っていたのを思い出す。次も、もう少しVth関係の話をしようかな。続く。
posted by ピッコロ大魔王 at 22:52| Comment(5) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年04月11日

MOSトランジスタ2

さてさて、しばらくご無沙汰していましたが、いよいよMOSトランジスタである。下に示すのがMOSトランジスタの断面構造である。

MOSトランジスタ

これは、Nchトランジスタと呼んでいて、この後、動作の説明でわかってくるのだが、電流が流れる部分の通り道がN型のトランジスタである。まあ、ど素人の場合こんなことを聞いても全くわからないと思うが、図のn+とある部分がnならNchと覚えていてくれればよい。ちなみにNchはNチャネルと呼ぶ。ここで、図にある記号の説明をしておく。

まず下の方のPsubというのはP substrateの略でP型の基板のことだ。つまりウェハー基板のことをSub(サブ)と呼んでいて、PサブといえばP型基板、NサブといえばN型基板のこと。Pサブの場合はB(ボロン)入った不純物半導体であるSi基板になっているわけだ。Nサブの場合はP(リン)が入っているわけね。

次に、n+の場所だが、ここはS/D(ソース・ドレイン)と呼んでいて、電極のことだ。言葉の通り、片一方がSource(ソース)で電流の流れる源(出発点)でDrain(ドレイン)が蛇口の出口となる。この二つは物理的には同じで、どっちからどっちに電流を流したいかという回路設計上の取り決めでSourceかDrainに決まる。この部分はn+の記号からも分かるとおり、n型の不純物が非常に濃い。濃くないと電極として成り立たないからである。まあ、要するに一般的にはP(リン)がむちゃくちゃ濃いわけだ。詳細は追々説明する。

さらに一番上にあるのがSiと書いてある、Gate(ゲート)と呼ばれる部分だ。ここは、Si基板(この場合Psub)との間にSiO2(シリコン酸化膜)をはさんでいて、ここのGate電極に電圧をかけるとSiO2膜と接しているPsubの最上部に薄い電子の通り道ができる。ちなみに、このてっぺんのSiも電極として端子を取るので、むちゃくちゃn型の不純物が濃いSiになっている。

実はこの構造では、SiとPsubの間にSiO2という絶縁膜が挟まっているのがみそで、これがあるために、Gate電極に電圧を加えると電子の通り道ができ、そのときにSource、Drain間に電位差があると電子が移動して電流が流れることになる。この酸化膜のことを特別にGate酸化膜と呼ぶ。

ちなみにこのNchトランジスタの場合は、Gateにプラス、SourceはGND(グランド)、Drainにプラスの電圧をかけるとトランジスタに電流が流れることになる。この電流が流れることをトランジスタがONすると言う。よく、トランジスタがスイッチング素子だといわれる理由はここにある。つまり、ソース、ドレインには常に電圧をかけっぱなしでも、ゲートに電圧がかかっていなければトランジスタはOFFのままで電流は流れず、ゲートの電圧でON、OFFが制御できるわけである。

勘のよい方はもうわかっているかと思うが、Pchトランジスタの場合は、Nchの図の極性をすべて逆にして、電圧も逆にすればよい。Nsubにp+のS/D、Gate、Drainにマイナス電圧、SourceにGNDとすれば、動作的には全くNchと同じである。

とりあえず今日はここまで。次はもう少し、トランジスタの動作とか用語説明を細かくする。続く。
posted by ピッコロ大魔王 at 22:12| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年04月08日

MOSトランジスタ

さて、いきなりトランジスタの話である。不純物の入れ方はそのうち追々説明するとして、一気にジャンプ。
トランジスタといってもいろいろ種類があるんだけど、大きく分けて、バイポーラトランジスタとMOSトランジスタがある。バイポーラは名前の通り2つ極があるという意味なんだけど、半導体の創成期はみんなこっちをやっていて、教科書なんかだとバイポーラの話がメインで説明してあった。でも、ちょっと難しい。本気で勉強する人は、じっくり教科書で勉強するとよいが、取っ掛かりとしてはもう一つのMOSトランジスタをお勧めする。という私も、最初はご丁寧に半導体物理の勉強をバイポーラトランジスタでやった。
このMOSトランジスタであるが、名前はMetal Oxide Semiconductorの頭文字をとった略なのだ。金属、酸化膜、シリコントランジスタ。何じゃそりゃ、という話になるのだが、これは単純に構造を意味している。
上から金属、酸化膜、シリコンが層状態で重なった構造をしているわけだ。具体的には金属にはAl(アルミ)、酸化膜にはSiO(シリコン酸化膜)となり、最後のシリコンはSi基板のことである。Si基盤とは先に説明したSiウェハーのことだと思えばよい。金属のAlは初期のころは使われていたが、今ではN型を思いっきり濃くしたSiを使っているのが普通で、本当ならSOSになるのだが、呼び名はSiをメタル(Metal)代わりに使っていようがMOSのままだ。ちなみにメタル部分は電極になる。だからN型のSiを電極代わりに使う今の現状では半分導体じゃなくて、もろ導体になるようにおもっきり濃いN型にするわけ。

構造は絵に描けばわかりやすいんだが、上からMOSのサンドイッチ構造だからここでは載せない。そのうちトランジスタの話をするときにいやでも出てくるので最初は想像力を働かせてもらう。
ちなみにこのMOS構造だけだとなんになるかというと、キャパシタになるわけだ。こいつをMOSキャパシタと呼ぶ。要するにコンデンサみたいなもんよ。Alを使うとメタルキャパシタとかSiを使うとSiキャパシタなどと呼んだりするが、会社によったり、研究室によったりで、呼び名が違ったりするから、とりあえずMOSキャパシタと覚えておけばいいだろう。

なかなかトランジスタまで進まないが、今日はキャパシタどまり。続く。
posted by ピッコロ大魔王 at 23:43| Comment(1) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。