2004年06月08日

Contact

再びプロセスステップに戻る。今回はいよいよ大詰めのContact Hole形成の工程だ。

まずは以下の図を見てもらおう。

Contact1

ステップ1は前回からの続きだが、便宜上BPSGの表面をまっ平らに変更してある。そこからPhoto工程を通して、ContactのMaskで露光し終わった状態がステップ2である。ちょうどトランジスタのS/Dの上の部分とGateの上の部分に窓が開いている。

この図からある程度分かるように、このContact Holeの工程のMaskパターンが一番細かいといってもよい。だって、いくら最小線幅が小さくなって、Gate長が短くなるといっても最終的にはGateのPoly Si上にContactの穴を開けなければいけないわけだから、少なくともContactはGateよりも細かくなる。

だから、実は微細化の最重要装置といってもよい露光装置の能力はこのContactの穴を開ける能力で計られるといってもよい。光源を使った露光のStepperなどでは光源の波長が短くないとこのContactのパターンが露光できないなんてことになる。露光してあけたい穴よりも波長が長かったりしたら、そもそも穴なんて開かないからね。最近はContactだけは電子ビームで直接穴を開けるなんていうEB(Electron Beam)直描を使ったりもするだろう。

で、その後Contact Etchに移る。以下の図を見てもらおう。このぐらいの工程になると、上に積層されているので図が1枚じゃあ追いつかなくなるので、今回は2枚に分けた。

Contact2

ステップ3は前のステップ2と全く同じである。ここから、Contact EtchをDry Etchの装置でする。これも、実は結構大変で、穴が狭い上にウェハー全体で見るとEtching面積がすごく少ないので、なかなかうまくEtchingが進まない。Dry Etchって面白くて、あまりにもEtching面積が狭い、つまりResistの被覆率があまりにも高いと、Etchingがなかなか進まないってことが起こったりする。選択比などの条件設定が非常に重要だ。

さらに、このContact Etch、Si基板やPoly SiにAlなどのメタル電極を接触させるための穴を開けるものだから、Etching残りなんてのがあると全く意味を成さない。ウェハープロセスって本当に微細でミクロの世界だなあって感じるのはこういうところだ。もう、SEM(走査型電子顕微鏡)などで見ても見えないくらいの、薄皮1枚の酸化膜がEtching残りで残ってしまっても、全く電気的Contactが取れないなんてことが起こる。

こうしてEtchingが終わると、ステップ4になる。Etching条件などは、選択比のところを見て頂戴。

最後にResistを取っ払うと、ステップ5になる。こうして出来上がった穴を見ると、いかにAspect Ratio(アスペクトレシオ)が高いか分かる。アスペクトレシオとは、縦横比のことで縦に細長い長方形だとアスペクトレシオが高いということになる。

Contactのような穴を開ける「抜きパターン」でも、Gateのように島を「残す残しパターン」でも、アスペクトレシオが高いほうが、よりEtchingが難しいことになる。よく残しパターンであんまりアスペクトレシオが高かったりすると、「息を吹くと倒れる」などとくだらない冗談を言う。

今回はここまで。Contact周りに関しては、いろいろと匠の知恵のようなものがいっぱいあるのだが、それはおいおいということで、まずは基本中の基本を述べた。次回はメタル配線だ。
posted by ピッコロ大魔王 at 09:28| Comment(2) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年06月03日

Pch S/D

さて、修正後に気を取り直して、通常版第1弾。

今回はPch S/Dの工程に入る。この工程でやることはMaskをかける場所がPch部分のActiveからNch部分のActiveに変わって、他はImplaのソースがB(ボロン)変わるだけなので、プロセスの説明的には超短縮バージョンで行く。いっきに今回でAneal後まで終わる。

以下の図を見てもらおう。

Pch S/D

いきなり短縮で、全面Resist塗布をし、その後露光、Developと終了した状態がステップ1。ここまでの流れが分からない場合はNch S/D Photoを参考に。

そして、B(ボロン)全面Implaする。ここまでで、ステップ2。ちなみにこの場合もDose量にして15乗オーダーである。ところでNch S/D Implaのときには述べなかったが、S/DのImplaでも加速エネルギーはB(ボロン)で30keV程度、P(リン)で60keV程度である。まあ、これもバッファーにしている酸化膜の厚さとか、ターゲットとする打ち込み深さによって決まるので、一概には言えないが、だいたい同じようなプロセスルールだったらどこの会社でもどこの工場でもそう大きく条件に違いはない。だって、装置がどこも同じような装置だからね。

そういえば、今までImplaの話をしてきて一度も触れずに言い忘れていたことがある。実はImplaは図の説明でも真上から打ち込まれるように書いているが、正確には一般的に打ち込み角度は7度〜10度ほど傾いている。そうしないとSiの結晶格子の関係で均一に中に入っていかないのだ。最も一般的な角度は7度だと思うが、これは、真上から打つのを0度として、ウェハーを固定するプレートを7度傾けることによって行う。Implaの場合枚様式で1枚1枚処理をする。

ただし、ごくまれに例外的に0度でImplaしなければいけない場合がある。それはあまりにパターンが細かく窓がものすごい小さいば場合は、7度傾けるとイオン種が基板まで届かないということが起こるからだ。確か、EPROMだとかEEPROMを作るときなんかがそうだったと思う。

ま、こんな感じになっちゃうわけだ。

7度Impla

話を戻して、Impla後Resistを除去し、拡散前洗浄を行いAnealをした状態がステップ3。このときのAnealはNchのところでも述べたように、B(ボロン)が拡散しやすいので、あまり長時間は行わない。この後は基本的に高温熱処理はなかったはずなので、他のプロセスでPch S/D ImplaのAnealをかねてしまうことはできないはずなのだが、なんとなくこのPch S/DのAnealはやらない場合もあるような気もする。この辺はよく覚えていない。

実は、Nch S/DとPch S/Dのプロセスの順番が、Nchを先にやっているという理由がこの辺にある。つまり、PchのImplaを先にやってしまうと、NchのImpla後のAnealでB(ボロン)が必要以上に拡散されてしまうということだ。

まあ、このAnealも最先端ではレーザーのようなものでやってしまうこともあるようなので、最近ではあまり気にしなくてもよいのかもしれない。

これで、トランジスタのS/Dを形成する一連のプロセスが終了。この後は絶縁膜(簡単に言うとSiO2)をCVDで積んでいくプロセスに入る。
posted by ピッコロ大魔王 at 10:20| Comment(0) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年06月02日

Nch S/D Photo

修正版

さて、いきなり今回はNchトランジスタのS/DのPhoto工程に入る。

以下の図を見てもらおう。

NchS/DPhoto

まずステップ1は前回のポリシリコン酸化後の状態。きれいにPolyの電極が酸化膜で覆われている。そして、次はResistを全面塗布する。これでステップ2。

そして、ここからNch S/Dのマスクで露光し、Developまで終わるとステップ3のようになる。このステップ3の図を見てもらうと、Nwell側のActive AreaはResistで覆われていて、Psub側のActive AreaはOpenになっているのが分かる。

これは分かっている人には当たり前なのだが、いきなりの初心者には分かりづらかったりする。このNch S/Dの工程はそもそもNchトランジスタのS/D(ソース/ドレイン)を作るためのものであり、この後N+の領域をインプラで形成していく。そして、Nchトランジスタを作るAreaというのがPsub側のActive Areaなわけだ。N型の基板に対してNchのトランジスタを作ってもただの抵抗にしかならないからね。

そんなわけでNchのトランジスタを作るときは、Psub側のActive Areaだけに窓を開けて、Nwell側はResistで覆うことになる。そして、このときの窓の開け方は、Psub側のActive Areaから外側に何μという具合に、Active Areaよりも少し大きめに窓を開ける。このステップ3の一番右のField酸化膜の上にちょこっとResistを残してあるが、真ん中のFiled酸化膜の上からここまでが窓の開いているAreaだ。こういうのをSelf Align(セルフアライン)なんて呼んでいる。Active Areaで勝手に自己整合してくれるというわけだ。

で、いよいよImplaにはいるわけだが、今回はこれでおしまい。次回に続く。
posted by ピッコロ大魔王 at 10:27| Comment(0) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年05月31日

ゲート電極

今回は週末を隔てていよいよゲート電極の作成に入る。

今回の工程は半導体プロセス中Photo、Etchingの中で、最も重要なプロセスであると言ってよい。なんせ、半導体集積回路というのは基本的にはトランジスタでできているものだから、CMOSプロセスの中でMOSトランジスタのゲート電極を作るのが心臓部だといえる。

早速以下の図を見てもらおう。

ポリPhoto

ステップ1は前回の最後のPoly SiにP(リン)ドーピングして、N+タイプのPoly Siにした後に、Resistを全面塗布した状態である。もう何回も出てきているので、Photo工程の詳細はここでは述べない。

そうして、ゲート電極作成のマスクを使い、露光し、デベロップが終わった状態がステップ2である。

そして、そのままPoly Siエッチを行い、ステップ3になる。このときのEtchingは以前出てきたように、Dry Etchで行う。Etchingガスについても選択比のところで説明したようなガスを使ってEtchingを行う。

そうしてできたパターンがステップ3である。この後Ashingでレジストを取っ払っておしまい。スペースがないのでResist除去後のパターンはなしだが、次からはResist除去後から進める。

そういえばAshingの話をしてなかった。Ashingとは、Ashにしてしまうこと、つまりResistを灰にしてしまうわけだ。これは簡単なDry Etchの装置と思えばよい。O2ガスを入れてプラズマ状態にしてResistと反応させ除去してしまう。だから別名O2プラズマなんて呼んだりもする。ResistはImplaのあとやDry Etchの後では硬化してしまい、なかなか取り除けないので、こういう方法が使われる。硬化していなければ硫酸加水でも十分取り除ける。

最後に、マスク合わせの話をしておこう。今回のPoly Si GateのマスクはActiveのパターンにあわせる。そして今後は基本的にすべてのPhoto工程でPoly Si Gateにあわせるようになる。次の図を見てもらおう。

ポリあわせ

一番上がプロセス中のデベロップ後の状態で、その下に上から見た図が載っている。こういう上から見た図をレイアウト図などといったりするが、レイアウトに関してはそのうち詳しく出てくるので、今回はさわりを。図は断面図に対するレイアウト図になっている。真ん中の図の「OK]ではActiveのパターンとGateのパターンがきれいにそろっているのが分かるだろう。それに対して一番下の「NG]ではActiveに対してGateがずれているのが分かる。

実はGateのMaskをActvieにあわせなければいけないというのは、一番下のNGのようなことが起こってしまうからなのだ。ウェハープロセスは精密だとはいえ100%完璧ではない。だからPhoto工程でも少しずつずれは出てしまう。それがいくつも重なっていくと「塵も積もれば山」で、一番下の図の「NG]のようになってしまうことがある。そういう理由でGateは必ずActiveに対してあわせなければならないのだ。

今回はこれでおしまい。次はNchのS/D(ソース/ドレイン)の工程に入る。
posted by ピッコロ大魔王 at 10:10| Comment(0) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年05月21日

フィールドインプラ

さてさて、今回は久しぶりにプロセスステップに戻る。前回のActive工程の続きからである。

次の図を見てもらおう。

FieldPhto

これは前回のNitride膜のエッチング後に、レジストを取っ払った後のところから始まっている。ちゃんとSiNのパターンが一番上にできている。

この後、すぐにField酸化膜を作るための酸化工程に入るわけではない。すぐに入っていい場合もあるかもしれないが、一般的には酸化の前にFieldインプラなるものをする必要がある。これは以前少し触れたが、結果的にできてしまう寄生トランジスタであるFieldトランジスタをONさせにくくするためのものだ。

Psubの基板の場合Field酸化膜のできるところの基板濃度をすこしPタイプ側に濃くするのだ。なかなかイメージしづらいとは思うが、最後の出来上がりになると分かるのでそれまで我慢して頂戴。

ちなみにNWell領域でも、Nタイプ側に少し基板濃度を濃くするためにNタイプのFieldインプラをすることもあるが、一般的にはPsub側だけなのでここでもそのように進める。オプションとしてNタイプFieldもあると頭の片隅にでも置いておけばよい。

図のステップ2,3でレジストをひいてパターン加工する。するとPタイプ側のActive領域の外側から大きく窓が開くでしょう。

図が入るとえらく縦長になることが分かったので、今回は出し惜しみして、これでおしまい。次回はインプラするところから。
posted by ピッコロ大魔王 at 09:51| Comment(0) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年05月18日

Active

今回は一歩前進してActive(アクティブ)工程である。トランジスタを作成する領域を作る一連の工程、LOCOS工程の本丸である。

前回のプロセスステップ図の続きから始めるとしよう。以下の図を参照。

Active

前回はNitride膜をつけたところで終わったが、その続きからである。
まず、例によってPhotolitho工程のところでやったように、レジストを全面に塗布する。その後、露光、デベロップと行い、レジストパターンを形成する。Activeのマスクをあわせるパターンは、Wellのところで説明したように、Siウェハーの段差で作ったWellマスクのパターンである。ここまでで、ステップ2である。

そして、ここで形成したActiveマスクのパターンの通りにNitride膜のエッチングを行う。ここでのエッチングは以前説明した、ドライエッチを使う。この場合、Nitride膜だけを選択的にエッチングするわけだ。ドライエッチというのは反応ガスをプラズマ状態にして、ウェハーの基板に上から加速してぶったたきながらエッチングする。

こうして出来上がったActiveパターンの線幅測定をして、このActiveエッチの工程は終わりになる。実はこのときの線幅測定は後で出てくるPolySiつまりゲート電極の線幅とともに非常に重要である。なぜなら、このActiveのサイズがトランジスタのW(幅)を決定し、それによって電流の流れる量が変わってくるからである(抵抗が変わるというべきかな)。

これでステップ3は終わり。

次はちょっと、寄り道してドライエッチの話をしよう。
posted by ピッコロ大魔王 at 10:13| Comment(2) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年05月07日

デベロップ工程

さて、今回は現像(Develop)のことをさらりと。

露光が終わったレジスト付きのウェハーを現像すると、マスクパターンの通りにレジストパターンができる。その後、エッチング工程やインプラ工程に進むわけである。どんな感じかというと、前に示したのと同様に、以下の図のようになる。この場合ポジレジストのサンプルである。

Develop

半導体用の現像液はほとんど強アルカリのTMAH(TetraMethyl Ammonium Hydroxide)っていう薬品がベースになっているはず。それにあれこれ混ぜて化学会社が現像液として売っている。そういえばレジストは樹脂と溶剤って書いたけど、界面活性剤も入ってたかなあ。現像液にも界面活性剤はいってるだろうなあ。これは、ぬれ性っていうパラメータがあって大事なんだよね。

レジスト塗布とデベロップの装置をまとめて、コーターデベとかよび、トラック系(何本もレールがあって同時並行に何列かで処理するので)の装置なんて言い方もある。要するに似ているわけだ。デベの場合、ウェハーの大きさのカップの中(小さな綿菓子作り機みたいな周囲を囲んだカップ)にウェハーをロードして最初にタラーっと現像液をたらして、数秒浸しておく。するとその後装置が勝手にウェハーをくるくる回し始め、現像液を遠心力で飛ばし、リンス液なるものでウェハーを回しながら表面を洗う。で、おしまい。

その後、オーブンで80度ぐらいの温度でちゃんと乾かして、レジストを固めて一連のPhotolitho工程が終わりになる。

ところで、製造工程的には、レジストコーターやデベの装置のカップはレジストなどでべたべたに汚れるので、毎日きれいにしないといけない。そこがパーティクルの発生源になったりするのでね。結構これは製造現場の人たちには大変である。まあ、レジストとか現像液のタンクは小さいものでも20リッターぐらいあるから、そういうのを装置にセットするのも大変なんだけどね。

現像のところで起こる不良として多いのは、現像不足と現像しすぎ。実はこれは現像装置自体がトラブって起こる場合もあるが、多くは露光の問題である。現像装置自体が原因っていうのは、現像液をたらして、回り始めるまでのじっとしている時間が長かったり短かったりで起こる。長ければ現像され過ぎで線幅が細くなり、短ければ線幅が太くなる。

露光が原因の場合は、そもそも露光時間を決めてあるのに、その露光時間がステッパーなどの故障で短くなったり長くなったりすることによる。露光が長ければオーバー露光で、ポジの場合は線幅が細くなり、短ければ太くなる。さらに、レジストの膜厚がもともとの設定よりも薄い場合などは、露光、現像が正常でも結果としてオーバー露光になり線幅は細くなる。逆にレジストが厚すぎると線幅は太くなる。

実はここで線幅線幅って出てくるけど、この線幅が最重要パラメータなのだ。要するに1umのゲートのトランジスタを作りたいとして、ターゲットを1umにして、そのスペックを±0.1umなんてことに設定すると、現像が終わったあとに線幅測定をする。そしてそのスペックの範囲に入ってないと、もう一回やり直しとか、なるわけだ。しかし、これは一般的に全数検査じゃないので、それをすり抜けてエッチングまで行ってしまうと、もう直しようがないので、その段階でNGとなる。ようは捨てちゃうわけ。ウェハーって1枚何万円もするから、捨てなくてもいいようにしょっちゅう線幅とか膜厚とかを測定しながらチェックするわけだ。

まあ、この辺の話は、もっと詳しく説明する必要があるのだが、おいおい説明するとしよう。

この現像までのPhoto工程で重要なのは線幅制御とパターンがちゃんとウェハー表面までぬけて出来ているということだ。パターンがちゃんと抜けるかという問題は後半の工程に多い。

配線のAl工程以降になるとそれまでの加工の段差が積み重なって山と谷がきついので、前にも触れたようにレジストの膜厚を厚くしてちゃんとレジストがカバーするようにするんだけど、これらの工程では露光時間を長くしたりしないと、レジストがちゃんと現像されないので(ポジの場合)、他の工程より時間がかかって大変だったりする。現像不足が起こりやすいのもこの後半の工程である。

ざっとこんなところだろう。これでPhotolitho工程はほぼ終わりだ。次は何だろう?そうだそうだ、Wellインプラのところから続いたんだから、次はインプラの話だ。これも結構面倒だ。
posted by ピッコロ大魔王 at 09:41| Comment(5) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年05月06日

解像度

連休明けの大サービスで、今日2度目の更新。これで1日2度の更新は2回目かな。

この講座はいろいろ脱線しているけれど、全くの素人にはちょっと難しいかもしれない。しかし、とりあえずさらっと大きな流れをつかむために、素人にはちんぷんかんぷんでも先に進んでいる。根気のある人は、そのまま読み続けていれば、そこそこ分かってくるのだと思うけど、細かいところの素人用説明は、おそらく系統だって出てこないから大変だろう(ちょっとずつ出てくるはずだけど)。

今後進めていくと当然トランジスタの電流電圧特性とか、サブスレッショルドとか、ショートチャネル効果とか、トンネル現象なんてのが出てくるだろうから、さらにわけ分からなくなってくるだろう。でも、その道の卵とか学生はそれなりに参考になるだろう。

さて、今回はさらに突っ込んで、解像度の話。ステッパーの話をメインに進めていこう。

ステッパーが出てきたときにはg線ステッパーが最初だったはずだ(自分ではそう思っている)。g線っていうのは、高圧水銀ランプが光源で波長が436nmの光である。集積回路のLSI(Large Scale Integrated)の高集積化には、回路パターンの微細化が必要なんだけど(要するに、小さければ小さいほど狭い面積にたくさんの素子が載って、高集積化される)、その微細化のためには露光光源の短波長化が必要だった。だからその後、g線のあとはi線の波長365nmが出てきた。今ではKrFエキシマレーザーの波長248nmが使われている(自分は経験がない)。その後はArFエキシマレーザーの波長193nmが開発されている。そのほかにi線のころにはすでにEB(エレクトンビーム)直描(直接描画)なんてのが開発されていた。これは、電子線でマスクを使わずに直接線を描いていくというのもだ。電子ビームはむちゃくちゃ細かく線が引けるのだ。

ところで、光源に短波長の光を使うと、なんで微細化できるのだろう?これが、解像度というものだ。下の図を見てもらおう。

解像度

この図が大雑把な露光のレンズの仕組みになっているんだけど、図の真ん中右側にある式を見てもらおう。Rが解像度なんだけど、こいつを小さくするためには、波長λが小さくなるか、N.A.が大きくならないといけない。Kは定数だからね。この波長λってのは上で言ったg線とかi線っていう光源による光の波長なのだ。だから、高解像度による高集積化に向かうとしたら、光源として使う光の波長を短くするってのは、納得するだろう。

一方、N.A.っていうのは結構分かりにくくて厄介だ。N.A.とはレンズの開口度とか開口数と呼んでいて、レンズの明るさを表す指標でN.A.=nsinθで表される。nは光の屈折率で、空気中では1になる。では、解像度Rを小さくするために、N.A.をでかくするにはどうなればよいか。nは1なので考えなくて良いから、sinθをでかくすれば良い。θは図に示してある角度のことだから、この角度が大きくなればよいわけだ。これはどういうことだろう?光の幅が広くて最後に収束されるってことは、縮小される倍率がでかいってことだ。

結局、この縮小される倍率がでかいってことは、レンズの大きさが同じ程度だとすると、細かい範囲しか露光されないってことになる。そうするとステッパーの一回で露光される範囲が狭くなることになり、より多くステップしないといけないことになり、生産性が損なわれる。ここの解像度と生産性の兼ね合いが難しいのだ。

分かりやすく具体的に説明すると、前回の図でステッパーのレチクルには4個チップがあったけど、開口度を大きくするってことは、極端に言えば1個分のチップの範囲しか露光されなくなるってことになる。するとステッパーはもともと4個いっぺんに露光できたのに、4倍分ステップして動かないと今までの範囲を露光できないってことになる。だから、開口度はそう簡単にむやみにでかくできない。時間が4倍になるってことは、生産性は4倍落ちるってことで、その分コストも上がるからね。

ということで、一番手っ取り早いのが解像度の式の分子の変数である光源の光の波長を小さくするってことになる。これが、微細化のための光源の短波長化を促進する理由だ。

だいたいこんなところが解像度の大雑把な説明だが、光学系の話は本当に難しく、それこそカメラの世界から歴史があり、奥が深い。だから、ステッパーの神様だとか、光学の父なんて人が、CanonやらNikonにはいて、専門的な話ならいくらでも専門書がある。本格的に学びたい人はそちらを参照すべし。ちなみにステッパーのレンズは、職人技で磨いていて、大きさは漬物石以上にでかいものである。

ステッパーの話はこのぐらいで終わりかな。他に何かあるかなあ?思いつかないや、ちょっと酔っ払ってるし。合わせ精度とかの話は、また別の話だから後で説明するだろうし、次は軽く現像(Develop)の話かな?
posted by ピッコロ大魔王 at 21:54| Comment(0) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

露光

ゴールデンウィーク中はお休みだったが、今日新しい記事を作成しようとすると、非常に重い。マイブログに行くのも、新しい記事を作成するのにも時間がかかりすぎてやめようかと思ってしまうほどだ。

まあ、とりあえず進めよう。
今回は露光そのものの話にいよいよ突入。今実際に半導体に携わっている人にはステッパー(Stepper)がメインなんだろうが、その前は以前少し触れたように、アライナーっていうのが主流だった。プロジェクションアライナーなんても言っていた。そもそもアライナーて言葉は、位置あわせのAlignment(アライメント)から来ているのだろう。

では、大雑把にアライナーとステッパーの違いを説明する。以下の図を参照。

ステッパー

アライナーもステッパーもどちらもガラスマスクにある回路パターンを投影するための装置だが、そのやり方は大きく違う。

図の左側がアライナーの場合だが、マスクに書かれている回路パターンをそのままウェハー上に投影する。灰色の四角い部分が1つの半導体チップに相当するのだが、マスクに書かれた数だけ、ウェハー上にパターンができているのが良く分かる。ウェハー上になるべく多くのチップを載せたほうが1枚あたりの収量が増えてそれだけコストが下がるので、チップの配置の仕方で、なるべく多く載せられるようにする。それによってウェハー上の上下左右の無駄な隙間が増えたり減ったりする。1個2個のレベルでも何千枚何万枚とウェハーを作るわけなので、非常に大きいさになる。昔はこんなところにも技を使っていた。

一方、図の右側がステッパーの場合だ。ステッパーとは名の通りステップしながら露光していく。ものすごい精密なステッピングモーターでカチッカチッてウェハーを動かしながら、マスク上の回路パターンを投影していく。そもそもなんでこんなことになっているかというと、図のようにステッパーの場合は、回路パターンのマスク上にチップの数がせいぜい数個しか載っていない。それを縮小して投影するわけだ。こうすると感覚的にも細かいパターンができそうな気がする。要するにマスクを作るのは今までの加工精度ですむけど、ウェハー上はもっと細かくなるわけだ。もしアライナーだとそのままの像を投影するから、ウェハー上のパターンの微細化が進むと、マスクパターンの加工もものすごい微細化が必要になる。そんなわけで、ステッパーの縮小投影というのは都合が良いのだ。

ちなみに一般的にはマスクの縮小率は1:5だった。今は知らないけど、以前はそうだった。まあ、マスクに乗っているパターンが5分の1の大きさになってウェハー上にできるわけだ。そういえば、ステッパーのマスクのことをなぜかレチクル(Reticle)って呼ぶ。なぜそう呼ぶのか知りたい人は適当に調べてちょうだい。

図のパターンを見るとステッパーの場合、レチクルのパターンにあるチップ4個セットで、ウェハー上にチップが乗っているのが分かるでしょう。そして四隅にあるAのところが空白になっているんだけど、4個のうち1個でも良品が取れればいいやと思えば、このAの部分も露光する。でも、多くの場合ウェハーの端のほうは、パターンがかけたり、応力によるひずみで不良品になったりと、あまりうまくいかないから、普通は露光しない。

ところで、図のウェハーなんだけど、よく見ると上のほうが欠けているのが分かる。そこだけ円の曲線ではなく、横に直線になっている。実はこの部分は、オリフラって言う。この部分を普通常に上にしてプロセスの処理をしていく。まん丸のままでだと、チップは小さいし、パターンも目で見えるわけじゃないし、装置のほうもどこかで位置合わせをしないといけないので、このオリフラが製造現場では必要になる。途中までこっち向きで、途中からあっち向きなんてなったら、回路ができない。

そして通常そのオリフラの部分の下側に(ちょっとしたのチップに使われない隙間)、数字や記号でLotNumber(ロットナンバー)とWaferNumber(ウェハーナンバー)をレザーマーカーっていう装置で、ボツボツと丸い穴を彫って刻印する。まあ、電光掲示板みたいなぽつぽつをイメージすればいい。ボツボツボツで字を書くわけだ。

さて、さわりはこんなところかな。アライナーとステッパーの違いは分かっただろうか。次もまだまだ露光で解像度とかの話でもしようかな。
posted by ピッコロ大魔王 at 15:41| Comment(0) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年04月30日

Resist Coater

ResistとCoaterの話の続きである。

Resistにはネガとポジがあるという話をしたが、ポジ、ネガそれぞれの中にもまだまだいろいろな種類がある。

Resistって硬さがあるんだよね。普通その規格を100CPとかいう数字で表す。CPって粘性の単位でCenti Poiseのことだったと思う。レジストってそもそも感光樹脂と溶剤でできているはずなんだけど、その溶剤の量を増やしたり減らしたりすることで、粘性を変えていたと思う。なんでこんなことをするかというと、膜厚の制御をするため。

Resistってどうやって塗るかというと、ウェハーの表面にポタってレジストの適量をたらして、クルクルクルってウェハーをまわして、遠心力で余分なレジストが外にぶっ飛んで、均一な厚さのレジスト膜ができることになる。このときの回転数は5000rpmなら5000rpmで、いちいち別の条件にしない。だから、膜厚を別の厚さにしたいと思ったら、粘性を変えて別の厚さを作る。だって、同じ回転数で同じ時間だけ回したら、ねばねばのほうが外に飛びにくくて、厚いまま残るでしょ。

なんで厚さの違うレジスト膜が必要かというと、製品によって断面的にものすごい段差がつくから、あまりやわらかくて薄くなるレジストだとその段差をカバーできなくなって、困るからだ。まあ、これもそのうち説明するだろう。

他には、露光の光源によってもレジストは違う。レジストの感光樹脂ってのはある範囲の波長の光に対して最も効率よく反応するようにできているので、その波長用のレジストを使わないとうまく感光できなくなる。ステッパーなんかでは初期のG線からi線、KrFエキシマレーザーと波長が違う光源を使っている。だから、i線ならi線用のレジストを使わないとうまく露光できない。

また、最後のほうの配線工程などでは、ダイ入りレジストなんてものを使う。ダイってのは細かいつぶつぶの粒子だと思えばよい。つまりつぶつぶレジストだ、なんかお菓子みたいだ。なんでこんなものを使うかというと、これもなるほどと思える理由である。配線では普通金属を使う。今ではCu(カッパー)配線なんてものもあるが、メインはAl(アルミ)配線である。

まあ、どっちでもいいが、さすがに金属だけあって、ピカピカきれいである。このピカピカが困るのだ。露光の光がAlの表面で反射されてしまい、おまけに結構良い反射率なので、パターンの段差などにより、思わぬところに光が反射されてしまう。すると露光されては困るようなところまで露光されてしまうということだ。それを避けるために、メタル工程(配線工程のこと)以降ではダイ入りレジストを使って、ダイによる乱反射によりそれを避けるようにしている。

最後にCoaterの装置の中での簡単なフローを説明する。まずウェハーをセットするとベルトコンベアーみたいなので自動的にウェハーが装置内を動いていく。そして最初はプリベイクとかいってちっちゃい釜で暖める。これはレジストがウェハーにくっつきやすくするためにやる。その後レジストを塗布する。先ほど説明したように、ポタっとたらしてぐるぐる回す。その後横に移動して、軽くまたベイク(Bake)して終わり。これが連続的に後から後から、アリの行進のように続く。ちなみに、露光が終わると、次の工程であるエッチングとかインプラをする前に、本格的なオーブンの中でベイクをする。それは確か80℃位だったっけなあ。

これで、一連のレジストがらみのCoating工程はおしまい。めでたしめでたし。大事なこと落としてないかなあ?まあいいや、思い出したらつけたそう。次回はいよいよ、露光そのものかな。
posted by ピッコロ大魔王 at 09:57| Comment(1) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年04月28日

Photolitho工程

今回から数回パターン加工の要、Photolitho工程の話になると思う。めんどくさいから今後はPhoto工程と書く。

Photo工程は大きく分けて、3つに分かれる。レジスト塗布、露光、現像の3つである。レジスト塗布のことを一般にResisit Coatingと呼んでいて、その装置のことを、Coater(コーター)という。露光は、一般の人でももしかしたら知っているのではないかと思われるほど有名な、Stepper(ステッパー)という装置で行う。昔は、Aligner(アライナー)とかProjection Aligner(プロジェクションアライナー)などと呼ばれる装置も使っていたが、今ではほとんどがStepperだろう。現像はDevelop(デベロップ)といい、略してDepe(デベ)などと現場では呼ぶ。その装置のことをDevelopper(デベロッパー)という。

まずはCoatingから。ウェハープロセスのパターン加工には、写真技術と同じ原理を使っていると前回述べたが、その写真のフィルムに値するものが、レジスト(Resist)と呼ばれるものである。このレジストは、有機溶剤でできていて、かなりくさい。だから、Coaterのある部屋にあまり長くいると、くらくらしてくる。

レジストに関しては、これまたそれだけで一大分野ができているぐらいなので、細かい組成や材料や反応の仕組みなどは専門書などで勉強してもらいたい。何せ、化学会社が一手に引き受けて作っているほどなので、詳しくやればそれほど専門的なのだ。ちなみに東京応化とかで検索すると日本語で詳しいのも出てるかも。ということで、基本的なところだけを述べる。

まず、最初に言っておかなければならないのは、ネガとポジの話だろう。レジストには写真と同じようにネガとポジがある。そもそもレジストというのは光が当たると感光して、化学変化により状態が変化することを利用して、パターンを形成している。ネガというのは、現像すると光の当たった部分が残り、光の当たっていない部分が溶けてなくなるという性質を持っている。これに対してポジの場合は、現像すると光の当たった部分が溶けてなくなり、光の当たっていない部分が残るという性質を持っている。

通常、露光というのは、ガラスマスクという回路パターンが書かれているものを使って、光の当たる部分や、あたらない部分をわけている。ネガとポジの分かりやすい仕組みを、ガラスマスクも含めた以下の図で示す。

ポジネガ

この図を見ると、ネガとポジでパターンがでんぐり返るのがイメージとしてよく分かるであろう。同じマスクを使い、まさにNegative(ネガ)とPositive(ポジ)に分かれている。このネガとポジの違いがまずResistの最初の重要ポイントである。

このネガとポジの違いによって、特徴がある。ネガの場合で考えてみよう。先ほどの図で、光の当たる当たらないの境界線がある。これは実際の回路パターンとしては、四角いパターンの1辺だったりする。これをパターン中心に考えて4角形の島を作りたいとする。こういうのを残しパターンという(逆は抜きパターン)。実はウェハープロセスの回路パターンとしては、残しパターンのほうがトランジスタの作製に重要なものが多い。

で、残しパターンをネガでやると、残したい部分に光を当てることになる。その4角形はある大きさを狙って作ってあるのだが、光が当たらない部分が溶けるとなると、うまーくレジストの上から下まできれいに光が当たってくれないと、外側が余計に削れてしまう。そうすると4角形の大きさが狙ったのよりも小さくなってしまう。

逆に、ポジの場合は、光が当たったところだけを溶かして取り除くので、しっかり光を当てないと、4角形は狙った大きさよりも小さくなってしまう。こういう性質があるのだ。
ちなみに、光を当てすぎるとオーバー露光、光を当て足りないとアンダー露光という。

半導体の初期のころは、ネガしかなくて、微細加工が必要になるとポジがでてきて、ポジが主流になった。でも、その後いろいろ改善されて、今ではネガでも十分微細加工に使えるのではないだろうか。ただ10年前ぐらいの知識で止まっている人間としては、どうしてもポジのほうがネガより優れているという感覚はぬぐえない。でも、回路上の要求とプロセスステップ上どうしてもネガじゃないとできないとかいうのもあるから、一概には言えなかったけど。

ちょっと長くなったので次回に続く。次もダイ入りレジストとか、光源の波長との関係とか、Coaterの装置でやるプロセスの話をする。
posted by ピッコロ大魔王 at 10:29| Comment(3) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。