2004年06月01日

ポリシリコン酸化

修正版

さて、前ステップの最後の状態からResistを除去したところから始める。

ここでいきなりNch S/DのImpla工程に行ってもよいような気がするが、実はちょっとまずい。なぜなら、例えばGate酸化膜が300オングストロームとかだと、S/D Implaのプロテクト酸化膜としては薄すぎる。さらにGateのPoly Si中に今後行うS/DインプラでP(リン)やB(ボロン)を注入したくない場合もある。他にもLDD構造(後で説明するだろう)にするときのサイドウォールの除去時のドライエッチのストッパーなどに必要など、いろいろある。

そこで、まず酸化することにする。以下の図を見てもらおう。

ポリ酸化

ポリエッチ後の状態がステップ1。その後酸化の前の洗浄工程で、Active Areaのゲート酸化膜をエッチングしてしまう。この場合も希フッ酸かフッ化アンモン(NH4F)のエッチャントを使う。ここでは、あんまりオーバーエッチをかけすぎると、ゲート電極直下のサイド部分まで削れてしまうので気をつけなければいけない。ここがあまり削れて、その後酸化で埋め合わされると、ゲート酸化膜に比べて膜質の劣る酸化膜がゲート酸化膜の一部ということになり、ゲート耐圧の問題などが起こる。

実際の図はこんなふうになってしまう。

OverEtch

そんなわけで、あまりOverEtchが激しくならないように気をつけてEtchingを行い、さらに洗浄工程なども行う。これでステップ2である。

その後、酸化炉に入れて酸化をおこなうわけだが、だいたい500オングストロームぐらいを狙う。実はPoly Siってのは単結晶のシリコンに比べるとポーラス(隙間がいっぱいある)なので、酸化速度が大きく、あんまり長く酸化すると、ゲート電極のPoly Siが食われてしまい残りが少なくなってしまう。おまけにN+型にDopingされているPoly Siはさらに加速度的に酸化速度が速く、そりゃーもう大変なのである。だから、あんまり高温でないプロセスで酸化して行く。

そうして出来上がったのが、ステップ3である。
そして、次はNch S/Dのプロセスである。(修正版のね)
posted by ピッコロ大魔王 at 09:08| Comment(0) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月28日

P(リン)拡散

前回の続きから。Poly Si表面に付着したP(リン)をPoly Si内に拡散させて、N+のPoly Siにする。これも、POCl3の処理からDirectで行う。

以下の図を見てもらおう。

N+Dope

ステップ1は前回の最後の状態。そして、拡散炉にぶち込むとステップ2のように、Poly SiにP(リン)拡散して、ちゃんとN+のポリになる。

ちなみにこのときの拡散炉もウェハーにP(リン)がべたべたについたものを処理するために、POCl3の炉と同じように隔離されている。前回述べなかったが、これらの炉は普通他の用途に使用されることはまずない。要するに、POCl3関係の専用の炉という使われ方をする。拡散炉の仕様としては全く同じわけなので、場合によっては、POCl3のDepositionとPの拡散を共用したりする。

POCl3もその後の拡散も温度はだいたい800℃くらいかな。これはあまりよく覚えていない。ということからも分かるように、かなり濃い濃度の不純物をドバーっとつけるので、それほど細心の注意を払わなければいけないプロセスではない。唯一問題になるのは、何度も言っているように、パーティクルである。

このP拡散のプロセスでは微量のO2が含まれるので、拡散が終わった暁には、表面にPoly Siが酸化された薄いSiO2ができる。

次のプロセスはいよいよゲート電極を作成するPoly SiのEtchingに移るわけだが、このままではPoly Si表面のSiO2がEtchingのマスクになってしまい、Dry EtchでEtchingできなくなってしまう。そこで、次のPhotolithoプロセスに移行する前に、Wet Etchで薄皮のSiO2膜をEtchingする必要がある。これは薄皮なので希フッ酸HF:H2Oが1:10とかの遅いEtching Rateのエッチャントで処理する。NH4Fの遅いRateの液を使うこともあるかな?

このようにして、Poly Si表面がきれいさっぱりになり、点々模様で示したように、N+型のPoly Siになった状態がステップ3である。

今回はあっさりとここまで。次回はいよいよ、Gate電極の作成に入る。
posted by ピッコロ大魔王 at 09:26| Comment(3) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月27日

Poly Si

さてさて、前回の続きでPoly Siをつけるところからである。この処理は、ゲート酸化が終わったらDirectでおこなう。前も述べたが、炉に入れるプロセスで、しかも別の炉に移し変える必要がある場合、その間に洗浄工程を入れないでそのまま移すのをダイレクト処理なんていったりする。

そんなわけで、Direct処理の臨場感を出すために前置きなしで始めてしまった。以下の図を見てもらおう。

ポリSi

この図のステップ2に移るところが、Direct処理になるわけだ。ゲート酸化が終わったら、温度が下がるのを待って、LPCVD炉に入れる。Nitride膜のときに説明したLPCVDのPoly Siバージョンだ。

だいたいゲート電極用のPoly Si膜は3000〜5000オングストロームが一般的なんじゃないだろうか。最近はもっと薄い膜も使っているのかなあ?このPoly Si、多結晶Siの名のとおりSiの結晶がいっぱいつまっている。基板の単結晶シリコンに対して多結晶シリコンなのだ。このときの結晶の大きさなどがLPCVDの条件を決める大きな要素になっている。これをGrain Size(グレインサイズ)などと呼ぶわけだが、これがあまりにでかいと、Grain Boundary(グレインの境界)などでひびが入ったりと、いろいろまずいことが起こったりする。

Poly Si膜をつけたら、次はPoly SiをN型にするためにP(リン)をドープするプロセスをおこなう。このときのN型はどっぷり浸かったN+型にする。そのためにこれも拡散炉に入れてPOCl3を流してP(リン)をウェハー表面にデポ(Deposition)する。このときは、ちゃんと前処理洗浄をする。ここまでで、ステップ3が出来上がり。

ところで、このPOCL3炉、むちゃくちゃパウダーが出やすくて、かつ、何度も使用していると石英チューブの端のほうや排気のところなどがべとべとになってくる。だから、こまめに掃除することがとても重要になってくる。ウェハー工場ではこのポックル(POCL3)炉は、他の拡散炉からわざわざ離して設置する場合が多い。隔離してなるべくここから出るパーティクルの影響を他の酸化、拡散炉に与えないようにするためだ。このような例からも、ウェハー工場ではパーティクルに非常に気を使っていることが分かるだろう。

Poly SiをN+にする理由は、金属配線とコンタクト(電気的接触)をとるために必要なのだが、他にもSi基板の表面のエネルギーバンドを曲げるためという理由もある。N+の場合はNchトランジスタをメインに考えている(P+だってコンタクトはとれるから、そのときはBBr3などでボロンをどっぷりと入れればいいわけだから)。このエネルギーバンドの件は、もっと後でデバイス物理の話をするときに詳しく説明するだろう。

今回はここまで。次回はN+をちゃんと拡散させるプロセスから。
posted by ピッコロ大魔王 at 09:36| Comment(10) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月26日

ゲート酸化

今回はいよいよゲート酸化である。酸化膜の作成としては半導体プロセスの中で最も重要なプロセスであるといってもよい。

昔は、このゲート酸化膜の膜質がなかなかよくならなくて、バイポーラトランジスタからMOSトランジスタに量産的に移行する時間がかかったという話があるくらいである。とにかく、この膜質がよくないと、ゲートとSub、ゲートとS/D間の耐圧が悪くトランジスタとして機能しなくなってしまう。要するに、絶縁膜が破壊されてしまい、ツーツーに電流が流れるようになってしまうのだ。こういうのを絶縁破壊といったりする。

さて、プロセスステップであるが、前回の続きからである。以下の図を見てもらおう。

ゲート酸化

まず、前回の終わりで、Nitride膜を取った状態がステップ1である。このままデート酸化をつけてもだめである。もともとNitride膜の下に引いた酸化膜がまだ残っているからである。前に触れるのを忘れたような気もするが、このNitride膜の下の酸化膜はField酸化のときのNitride膜の形状変化によるSi基板上への応力緩和の役目を果たしている。要するにバッファーである。それとフィールドインプラの保護膜の役目ね。

そんなわけで、当然下地の酸化膜はいろいろ影響を受けていて、膜質も劣化しているし、そのためにもともとゲート酸化膜として使用するような条件で酸化もしていない。

で、とりあえずこの酸化膜をEtchingしてしまう。NH4HFの溶液で酸化膜エッチをするわけだ。例えば500オングストロームぐらいの膜がついていたとすると、10オングストローム/secのEtching Rateの液を使えば、だいたい1分エッチングする。すると計算上は600オングストローム削れることになるので、20%のオーバーエッチをかけていることになる。

この場合あんまり速いEtching Rateの液を使うと、ちょっと時間が狂ったりするだけで必要以上の膜が削れてしまうので、気をつけなければいけないし、普通はある程度遅いRateの液を使う。なになに?500オングストロームの酸化膜を削ったらその下はSi基板だから自然にEtchingがストップするじゃん、って?

うーん、それはそうなんだが、この場合はAcitve AreaよりもField酸化膜が必要以上に食われてしまうのを気をつけなければいけないのだ。そうしないとFieldトランジスタのゲート酸化膜に相当する厚さが目減りして、Fieldトランジスタの|Vth|が下がり、寄生トランジスタがONしやすくなるからね。

こんな理由で、まずActive AreaのSi基板上をまっさらにする。これでステップ2。

そして最後にいよいよゲート酸化膜をつける。EEPROMなどのトンネル現象を利用するトランジスタなどは100オングストロームなんて厚さのものもあるけど、一般的にはもう少し厚い。今の最先端のプロセスルールでは薄いのもあるかもしれないが、だいたい300〜1000オングストロームぐらいじゃないのかなあ。ここでは適当に500ぐらいを想定しよう。

このゲート酸化の前には当然のことながら、前処理として洗浄工程を行う。そして、このゲート酸化では一般的にHCl酸化なるものを使う。これはドライ酸化とほぼ同じでO2にわずかのHClを混ぜておこなう酸化である。こうすると界面がH(水素原子)で終端して、界面の電気的特性が安定する。まあ、ゲート酸化膜の膜質が安定すると思えばよい。さらにこのときのClはウェハー中の金属と反応して除去してくれるという、ゲッタリング効果もあるといわれている。ゲッタリングに関してはまた今度説明。

ゲート酸化の温度はそんなに高くなく、900℃ぐらいだったっけなあ。普通酸化の温度は高いところで1000℃とかであるから、100℃違うとすごい違うのだ。拡散方程式などでもそうだけど、反応速度は温度に対しては指数関数的に増えるからね。ということは低い温度でつけるってことは、ゆっくりと慎重につけるってことになる。

今回はここまでで、次はPoly Siをつけるところから。それにしても、最近プロセスが進んできたら、絵を描くのが複雑でめんどくさくなってきた。
posted by ピッコロ大魔王 at 10:35| Comment(6) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月25日

フィールド酸化

前回の予告通り、今回はフィールド酸化から。
まず、以下の図を見てもらおう。

Field酸化

前回の最後のステップがこの図の1で、そこからField酸化を成長させる。当然のことながら、熱処理工程の前処理である洗浄工程も行う。SC-1、SC-2、希フッ酸の処理などである。その後、酸化炉にぶち込む。

このField酸化はこの前出てきた、Well拡散と双璧をなす最も処理時間の長いプロセスである。以前も述べたが、Field酸化膜の膜厚のターゲットが10000オングストロームを超えるようだと、10時間以上かかる。今ではこの酸化にDry酸化を使う場合もあるかもしれないが、昔はWet酸化で行っていた。なんせ時間が長いので、少しでも早く終わらせるにはWetでやるしかない。

最近の先端プロセスでは、5000オングストロームぐらいの厚さでよいかもしれないので、その場合はDry酸化でやっているのかもしれない。WetとDryじゃあ、酸化速度に3倍ぐらいの開きがあったんじゃなかったっけなあ?忘れてしまった。1.5倍だったけなあ。

さらに、普通酸化の熱処理シーケンスってのは単純に狙った温度にあげて、酸化ガスを流して、その後ターゲットの膜厚を得るための時間ホールドして、温度を下げるというような形にはなっていない。特にこのField酸化のような場合は、ちゃんとB(ボロン)を拡散させるアニールなんてシーケンスも入っていたりする。要するに酸化ガスを流さずに、N2ガスを流してある温度に一定時間保って、Bを拡散させるのだ。

横道ついでにいうと、熱処理で温度を上げるときと、下げるときのスピードが違う。熱処理勾配が違うのだ。昇温の時のほうがスピードが速くて、降温のときのほうが遅いんだっけなあ。これも忘れた。例を示すと、昇温の時には6℃/minぐらいであげるとすると、降温の時には4℃/minぐらいで下げるという感じだ。この上げ下げのスピードは、ウェハーにかかる熱ストレスなどによるひずみやら、欠陥にかかわるので非常に大事である。この辺のノウハウが拡散エンジニアの腕の見せ所である。

そうこうしているうちに、ステップ2のようになる。Nitride膜のないところの酸化膜が選択成長していて、Nitride膜はグニャーっと上に反っている。このプロセスステップこそまさにLOCOS(Local Oxidation of Silicon)なわけだ。ちゃんとB(ボロン)もP-(ピーマイナスと呼ぶ)として拡散されている。P-とはPsubよりも濃いけれど、後で出てくるS/DのP+と区別するためにこう表現する。

そして最後に、残っているNitride膜を取っ払う。これは150℃のリン酸エッチで、何も考えずにウェハーをジャバーってつけてしまう。それで、Nitride膜を全部取り払ってステップ3の出来上がり。ちなみに、本来ならNitride膜というのは酸化されないんだけど、このField酸化長い熱処理の間に、表面層がわずかに酸化される。だから、リン酸エッチをする前に、このわずかな薄皮の酸化膜をエッチングしておかないと、リン酸エッチで酸化膜がマスクになってしまい、Nitride膜がエッチングできないという事態に陥る。そこで、リン酸エッチの前にはフッ酸系のエッチングをさらっと行う必要がある。これは、業界では常識だが、一般から見れば隠れた技だ。

最後に、LOCOSでできた酸化膜の厚いところの形って、なんと呼ばれているかというと、Bird's Beak(鳥のくちばし)って呼ばれている。太いところから細くなる先端って鳥のくちばしに似てるからだ。実は、この形状がとても大事だったりする。あまりにも急峻だと、ここにストレスがたまったりして、結晶欠陥が生じ、最終的には耐圧問題などが起こる。これが信頼性などの問題になるのだ。この辺の話は、実際のデバイス特性の話などのところで詳しく出るだろう。

これで、一連のLOCOSプロセスはおしまい。これで素子分離完了である。次はいよいよもっとも大事なゲート周りを形成するプロセスだ。
posted by ピッコロ大魔王 at 09:29| Comment(0) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月17日

LPCVD2(縦型炉、横型炉)

分割修正後の続き。

そういえば、今思い出したが、酸化、拡散のところで説明し忘れたと思うことがある。今ではLPCVDも含めた酸化、拡散炉はほとんどが縦型の装置じゃないかと思うが、昔は横型の装置が主流だった。

前に少し触れたが、半導体装置で高温で処理する装置は、外側から見ると、まず装置のガタイがあって、その中に石英ガラスでできた石英チューブがある。さらにその中には石英ボートと呼ばれるウェハーをセットする棚みたいなものがある。石英ボートの形状は、だいたいウェハーが音楽CDのCDチェンジャーのような感じで並ぶものだとイメージすればよいだろう。そこに1枚1枚ウェハーがセットされるわけだ。

横型炉というのは、石英チューブが水平方向にセットされており、横型なわけだ。この場合石英ボートはウェハーをたてに並べるように、下側に半円形の支えを持つ。なんというか、台所で皿を洗った後に立てて並べるような感じだ。このとき、ウェハーは一番下の1点、真ん中の左右2点の3点で支えられることになる。実はこのウェハー半分の3点での支えによって熱処理中のウェハーにかかる応力が不均衡になって、膜に欠陥ができたりする問題が、この横型炉にはある。だってウェハーの自重がほぼ一番下の1点に集中することになるからね。

一方縦型炉は石英チューブが垂直方向にセットされており、縦型と呼ばれる。この場合は石英ボートは、ウェハーを横に並べるようになり、やはり3点ぐらいで支えることになる。でも、こちらのケースでは、1点で支えるわけではなく、手の親指、人差し指、中指を上に向けてそれでウェハーを支えるようなイメージなので、自重は分散される。その分処理中の応力の問題による欠陥などは減る。

そんなわけで、ウェハーが大口径化してくるとともに縦型炉が一般的となってきた。重たいからね。まあ、でも300mmなんて感じになると逆にでかすぎて、真ん中がたわむから、ウェハーを水平にセットする縦型炉はいまいちかもしれないなんて話もあった。

縦型炉のメリットはそれ以外にも、工場のフットプリントが小さくてすむということもあげられる。要するに上方向には伸びるけど、敷地面積は食わないから、土地代、建物代が少なくてすむということだ。

最後になぜLPCVDという低圧処理が必要なのか。これは上の石英ボートの話と関係しているのだが、CVDは上から堆積させ、一度に大量のウェハーを処理しようとすると、CDチェンジャーのように隙間なくウェハーを並べないといけない。その時低圧だと、Mean Free Path(平均自由行程)が長くなり、狭い隙間までちゃんとガスが到達でき、均質な膜ができるというわけだ。平均自由行程は行く先の邪魔な原子とか分子の数が減って、ぶつかる頻度が減れば、伸びるわけだから、低圧にすればよいわけね。平均自由行程を知らない人は自分で調べてね。

この辺でLPCVDの話はおしまい。さて、次回は次のステップでアクティブ作成行程かな。
posted by ピッコロ大魔王 at 11:28| Comment(0) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

LPCVD

前回の予告通り、今回はLPCVDの話をする。

前回少し触れたが、このプロセスはLow Pressureで処理をする。半導体のプロセスの中には、真空状態にして処理をするものが多く、ドライエッチやインプラなどのエンジニアは真空ポンプのことも非常に詳しい。

ただLPCVDに関しては真空まではいかない程度で、プロセスする。だいたい10〜1000Pa(パスカル)程度の圧力だったと思う。Torrでいうと0.1〜10Torrかな?

一般的にはLPCVDはNitride膜(SiN)とPoly Si(ポリシリコン)膜をつけるのに使う。ポリシリコンは日本語で言えば多結晶シリコンのことで、以前も触れたがゲート電極などに使う。他にも場合によってはCVD酸化膜などにも使うかもしれない。

SiNを作るナイトライドLPCVDは反応ガスとして、SiH2Cl2(ジクロルシラン)とNH3(アンモニア)を使う。HClガスも少し使ったかな?そして、反応温度はだいたい750℃ぐらいだったと思う。

Poly Siを作るポリシリコンLPCVDは反応ガスとして、SiH4(シラン)ガスを使う。確かこのガス発火性がすごくて、むかしこのガスが漏れて半導体工場が火事になったことがあるんじゃないかな?今は配管技術とかバルブ技術とか装置技術が進んで、そのような事故はほとんど起こらない。でも、ガス探知機、警報機は半導体工場には必須で、ものすごいシステムが入っていて、何か異常があれば、おおもとのバルブが自動的にシャットダウンするようになっている。さて本題に戻って、ポリシリコンのプロセス温度はだいたい650℃であり、SiNの場合よりも少し低温である。

当然これらのプロセスでは酸素が極力入り込まないように、反応ガスを流す前とか温度を昇温していくときに、N2などのガスでパージしながら処理をしている。

さっき更新したの見たら長すぎたので、ここでいったんきります。続く。
posted by ピッコロ大魔王 at 11:09| Comment(3) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月14日

LOCOS

ほんとは今回の題名がナイトライドだったかもしれない、それで前回のがLOCOSのほうが良いかも。

ところで前回言い忘れたがLOCOSは日本語ではロコスと発音する。そんなのいわなくても当然分かるか。

さて、LOCOS法のプロセスだが、なぜ前回の題名がナイトライドだったかというと、このプロセスではSiN(シリコンナイトライド)を使うのが特徴であるからだ。

例によって、以下の図を見てもらおう。

Nitride

今回からは、図が横に長いのは、最終的にPMOSとNMOSをここに並べて2つ作ろうとしているからだ。すでに知識のある人、または察しのいい人は、左のNwell側にPMOS、右のPsub側にNMOSを作るのがわかるだろう。それで、めでたくCMOSといえる。

と、脱線はここまでで、プロセスの説明だ。まず始めに酸化膜をひく(膜をつけるのをひくなんていったりする、ほんとは敷くなんだろうけど)。このときの膜厚はだいたい500オングストローム(オングストロームの記号化けちゃうからカタカナ表示だけど、なんかいい手はないものだろうか)で、通常ドライ酸化で膜をつけると思う(酸化工程)。これでStep2終了。酸化膜をひく理由はField酸化膜ができるあたりで述べることになるだろう。

その後、続けてNitride(ナイトライド)膜をつける。続けてというのは、前処理の洗浄などがなしで、酸化膜をつけたらそのまま何もせずということである。もちろん上の酸化膜の処理の前にはウェハー洗浄をしている。前に述べたSC-1、SC-2などである。ちなみに窒化膜と呼んだり、Nitride(ナイトライド)と呼んだり、SiN(Si3N4を使う人もいる)と呼んだりするけど、ここではNitride膜と呼ぶことにした。この膜はだいたい1000から1500オングストロームぐらいの厚さが一般的なんじゃないだろうか。

これをつけるのに使う装置はLPCVDと呼ばれる装置だ。CVDに関してはもう少し後の工程に頻繁に出てくるから、そこで詳しく説明することになると思うが、ここではさわりとLPCVDの特徴を説明しよう。

CVDとはChemical Vapor Deposiotionの略で化学的蒸気で堆積するってことになるが、それじゃあ何のことやら分からん。まあ、簡単に言うと、化学ガスを流してガスの中のつぶつぶ(原子)がウェハー表面にがっちりと堆積するってことかな。

CVDにはLPCVD(Low Pressure CVD)とPECVD(Plasma Enhanced CVD)とAPCVD(Atmospheric Pressure CVD)と代表的なのが3つある。
LPCVDは低圧で行うCVD、PECVDはプラズマガスを使って行うCVD、APCVDは常圧(つまり大気圧でそのままの環境)で行うCVDである。

今回のLPCVDは装置としては酸化炉や拡散炉と同じ形をしていて、石英チューブの中で処理をする。そういえば言ってなかったが、酸化も拡散も炉というがウェハーは炉の中にある石英チューブに入れて処理される。要するに反応ガスは石英チューブの中だけに流れるわけで、外には漏れてこないようになっている(それじゃないと危ないしね)。石英チューブはウェハーの径より大きな長さ2メートルか3メートルの土管みたいなものである。

ちょっと長くなりそうだから、LPCVDの話は次回に続けることにしよう。で、とりあえずNitride膜をつければStep3まで終了。
posted by ピッコロ大魔王 at 11:06| Comment(4) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月13日

ナイトライド

今日は6時台から死亡だったせいか、10時台にはすでに回復している。

今回はLOCOSプロセスの一環の始まりからである。まずLOCOSについて。LOCOSとはLoCal Oxidation of Siliconの大文字部分をとった略称である。SiliconのところをSeperationなんていう人もいたような気もするがSiliconが正しいのだろう。

これは直訳すれば、シリコンを部分的に酸化するってことなんだけど、日本語的には素子分離の方法の一つである。だからよくLOCOS法なんて呼ぶわけだ。半導体プロセスの中で最も代表的な素子分離法としてLOCOS法がある。

普通トランジスタってのは、1個または2,3個セットで並んで作られるんだけど、それを何千個何万個何億個とウェハーの上にそのまま並べていくと、本来トランジスタを作製しようとしたところじゃない部分に、結果的にトランジスタ構造ができてしまう。こういうのを寄生トランジスタって呼ぶんだけど、これができてしまうと、あるトランジスタを動作させようとしたら隣の寄生トランジスタも動作してしまって、回路として全く成り立たない、てなことが生じる。

寄生トランジスタに関しては、最終的に出来上がりの断面構造を見れば分かるのでそのときまでお預けだ。ちなみに、予期しないで発生してしまうキャパシタンス(コンデンサ)の容量を寄生容量と呼ぶ。

それで、なんとか寄生トランジスタをオンさせないようにしようと考えたわけだ。それをするためには、寄生トランジスタができる部分のゲート酸化膜に相当する部分の酸化膜厚をむちゃくちゃ厚くすれば、トランジスタのVthが(絶対値として)でかくなるから良いだろうと考えた(そうするとよほどでかい電圧がかからない限り)オンしないからね。その結果、トランジスタを作る部分はゲート酸化膜をつける前にSi表面がむき出しになる部分で、他は膜厚が5000オングストロームから10000オングストロームぐらいの厚さの酸化膜でうめた部分になる。

このトランジスタを作る部分をアクティブ(Actvie)領域と呼び、そのほかをフィールド(Field)領域と呼ぶ。一般的には単にアクティブ、フィールドという。さらに、特にフィールド部分にできてしまう、上に述べた寄生トランジスタのことを、フィールドトランジスタと呼んでいる。

フィールド酸化膜の厚さは、プロセスルールによって違うが、より縮小された最新のチップでは5000オングストロームぐらいなんじゃないだろうか。回路中に使われる電源電圧だとか、チャージポンプなどの昇圧回路ででてくる電圧が高ければ高いほど、フィールドの厚さが必要になるわけだが、最新のチップはそもそも低消費電力とか低電圧回路なんてのが主流なので、おそらく膜厚は薄くなっているだろう。

こんな理由で素子分離が行われるわけだが、LOCOS法が出てくるまでは、単にドバーって酸化膜をつけて、アクティブのマスクを使って、Photo工程を通し、その後ウェットエッチによってアクティブ、フィールドを形成していた。しかし、現在では一部のパワートランジスタとかバイポーラトランジスタを除けば、ほとんどがLOCOS法であろう。

LOCOS法の優れたところは、アクティブを狙ったサイズに、マスクパターンのサイズから大きく外れずに作れるというところだろう。これに関しては、LOCOSプロセスの説明が終わって、形ができた後にしたほうが分かりやすいだろう。

今回はここまで。次回はプロセスフローの最初の図からかな。
posted by ピッコロ大魔王 at 11:26| Comment(1) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月12日

Well拡散

Blog死亡時間帯を避けて、朝少し早めに更新。

今回から再びProcessFlow(プロセスフローといってプロセスの最初から最後までの一連の流れのことをさす)にもどる。

この前の続きとなると、Wellインプラを打った後のWell拡散の話になる。忘れてしまった人はしばらく前に戻って復習。

さて、例のごとく以下の図を見てもらおう。

Well拡散

まずインプラ後に何をするかというと、酸化膜のエッチングだ。図の1から2への流れである。もうNwellインプラを終えてしまって、後はレジストを取っ払って、って考えるかもしれないが、そうはいかない。インプラを打つのにMaskとして使ったレジストをそのまま酸化膜のエッチングのMaskとして使う。

ここでの酸化膜エッチはウェットエッチで行うのが普通だろう。そんなに精度いらないしね。エッチング液は前に述べた、NH4FとHFの水溶液を使えばよい。ウェットエッチってのはあらかじめ酸化膜を用意しておいて、ちょっとずつエッチングをして膜厚測定をするってことを繰り返して、その酸化膜に対するエッチングレート(Etching Rate)を算出しておく。その後例えば、そのエッチャント(エッチング液)でこの酸化膜なら何分エッチングするって具合にエッチング時間を決めるわけだ。

例えばここでの酸化膜の厚さをこの前述べたように1000オングストロームだとして、エッチングレートを秒速25オングストロームだとすれば、ぴったりエッチングされる時間は、40秒ってことになる。実際にはエッチング残りなんてのがあると困るので、オバーエッチを10%とか20%ぐらいかける。この場合40秒+10秒ぐらいで十分だろう。あんまりオーバーエッチかけると、サイドエッチがすごくなるからね。

ま、こんなふうにして、ステップ2までいくわけだ。その後、いらなくなったレジストを除去する。これは今では普通プラズマアッシャーを使うのだろう。昔はウェットエッチの後なんかだと熱硫酸加水(80℃のH2SO4+H2O2)でとったりしていたはず。でも、ドライエッチとかインプラ後のレジストってのは真空中で処理されるから脱ガスするし、上からイオンやらプラズマイオンやらでバンバンぶったたかれるのでレジストが硬化してしまっていて、熱硫酸加水ではきれいに取れない。そこでプラズマアッシャーが登場するわけだ。ちなみに単にアッシャー(Asher)とかアッシング(Ashing)なんても言う。

これは言葉の通り、灰にするみたいなものだ。ここでのプラズマっていうのは酸素ガスようするにO2で、このガスを流して酸素のプラズマを作りそれをレジストにぶっつけ酸化してとりのぞいてしまうというものである。原理的にはほとんどドライエッチと同じようなもんで、後日ドライエッチャーというドライエッチの装置の説明のところで詳細は分かるだろう。

そんなこんなで、めでたくステップ3まで到達。ちなみになぜレジストをとらないといけないかというと、レジストをつけたまま熱処理を行ってしまうと、ウェハー中に余計な可動イオンなどが入り込んでしまうし(トランジスタの誤動作の原因)、その時使った熱酸化炉や熱拡散炉にはレジスト成分が残ってしまい、あとから来るウェハーにも悪さをしてしまうことになるからだ。こういうのを一般的にレジスト汚染なんて呼んだりする。

さていよいよWell拡散である。これはよくDrive in(ドライブイン)なんて言う。ウェハー表面にあったインプラによる不純物原子を深さ方向にドライブインするわけだ。これをやるためには、1200℃ぐらいの高温熱処理が必要になる。それでも、12時間ぐらい拡散炉に入れっぱなしってことになり、半導体プロセスの中では最も長時間な処理の一つである。そりゃー、なげー時間だ。この長時間の熱処理によって、だいたいWellの領域は2umから3umの深さにする。まあ、この深さを狙っているわけだ。その熱処理時にはわずかだが酸化膜が上に成長するようにしている。ここまででステップ4。

最後にこの時できた酸化膜を全面エッチしてステップ5に到達。このときの図のウェハー表面を良くみてもらいたい。インプラを打った部分がへこんでいるでしょう。これはウェル拡散に入る前に酸化膜のパターンをエッチングによってつけたために、Si表面がむき出しの部分は、反応律速で酸化膜の成長が早く、酸化膜が残っている両端の部分では、拡散律速により中心部分よりも酸化膜の成長速度が遅いってことから生じる現象だ。酸化膜はだいたい3:2の割合でSi自体も食われるって話を以前したけど、それによって最後に酸化膜を全面取っ払ったときに、より酸化が進んだSiむき出しの真ん中だけがへこむことになる。

なんでこんなことをするかというと、次のMaskステップに行くときに、マスクの位置をウェハーのパターンに合わせることができるようにするためだ。もし、このインプラ後の酸化膜のパターンエッチをしないで(ステップ2の部分ね)、そのままウェル拡散に進んだりすると、最後の酸化膜全面除去の後は、Siウェハー上はまっ平らで、次のマスクをあわせる目印がなくなってしまう(S/Dインプラなんかだとインプラの跡が残ったりするけど、Wellインプラ程度では後はほとんど見えない)。ゲート電極のエッチングとかこのあとでてくるLOCOS作製のエッチングでは、次のマスク合わせのために、エッチングされた膜のパターン自体が残っているので問題ないが、この最初のWellの工程だけは、このような匠の技が必要になる。なかなか賢いでしょう。

マスク合わせの話については、もう少ししたら細かく説明する。

今回はここまで、次はLOCOS作製の一連のプロセスがスタートかな。
posted by ピッコロ大魔王 at 09:39| Comment(0) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年04月22日

酸化工程

今回は、少し脱線して補足説明。まずは、酸化工程の話をする。

ウェハープロセスの成膜(膜を成長させる)工程には、方法的に分けると3つある。酸化、CVD、スパッタ(Sputter)工程である。ちなみに後者2つはそのうち出てくるだろうから後回し。

酸化というのは熱酸化工程のことで、熱酸化膜をSiウェハー上に作るものだ。実は、酸化膜という膜をつけるという意味では上に挙げたCVDでもできるのだ。熱酸化という言葉の通り、酸化炉と呼ばれる電気炉で温度を上げて、酸素の混じったガスを流して酸化膜を成長させる。

ところで、補足的に説明すると、熱処理工程としては熱酸化工程のほかに、拡散工程というのがある。これもそのうち説明するが、ウェハーの表面部分に注入したB(ボロン)だとかP(リン)などの不純物をウェハーの内部に拡散させる工程である。

さて、酸化の仕組みは以下の図で説明しよう。

酸化

上下に図が分かれているが、まず上から。Si原子の並びがあるが、その上から酸素原子がふらふらきている。それが表面のSi原子と結合するとSiO2という酸化物ができその膜を一般的にシリコン酸化膜という。酸化炉で高温にすることで、ちゃんと共有結合ができるわけだ。で、時間をかければどんどん酸化膜が成長することになる。

下の図を見てみよう。上側の1列はすでに酸化膜ができているので、酸素原子は隙間を通り抜けて、下層の列のSiと反応しなければならない。こうして、時間をかけるとともに、上から順々に酸化膜が厚くなっていくわけだ。

このとき、全く最初やまだ酸化膜が薄い場合には、すぐに酸素原子はSiと反応することができるので、成長速度は「反応律速」である。しばらく時間が経って酸化膜が厚くなってくると、酸素原子がSiウェハーのまだ反応していないSi表面に達するまでに時間がかかるようになるので、成長速度は「拡散律速」なる。

また、最初のSiウェハーの表面を基準にすると2:3ぐらいの割合で酸化膜が成長する。つまり、界面から上に2、下に3ってことだ。だからSiウェハーが割合3だけ酸化膜として食われることになる。これ前回ちょっと出たエッチングで削っちゃうと、この分だけSiウェハーが薄くなるってことだね。これは少し大事なことだから、記憶しておいて頂戴。(比率は逆の3:2だったかもしれない)

酸化の種類としてはウェット(Wet)酸化とドライ(Dry)酸化がある(超ドライ酸化なんてのもあるが、これはマニアックなので、勉強が進んだら各自調べればよい)。ウェット酸化ってのは、実は水を使うんだね。H2Oをガス(水蒸気)として炉の中に流して、水の中の酸素を酸化膜の成長に使う。この特徴は、酸化速度が速いってことだ。だから厚い膜圧が必要な場合にはこの方法を使う。しかし、これは酸化膜中にOH基の水素が取り込まれてしまうことがあるので、膜質としては良くない。成長速度が速いってのも、膜質の悪さに影響する。だから、ゲート酸化膜のような大事な膜には使えない。

一方、ドライ酸化は酸化膜成長に酸素ガスを使う。これは、ウェット酸化の反対で、成長速度は遅いが膜質はよい。だから、膜質、膜厚をシビアにコントロールしなくてはいけないような、薄い酸化膜を作るときにはこの方法を使う。遅い反応スピードのほうが、時間対比で誤差のブレが小さくてすむでしょ。

全体的には、酸化の温度としてはだいたい800℃ぐらいから1100℃ぐらいの温度を使う。酸化の反応速度は、温度が上がると指数関数的に上がるので、その分時間は短くなる。しかし、温度が高いとウェハー自体が反ったり、ゆがんだりするので、温度をノー天気に上げればよいわけではない。もうそれだけで、不良品になったりする。また、ガスの組成配分もいろいろな比率で一回の酸化処理で段階的に微妙に変えている。一般的に使うガスはN2、O2、H2Oといったところ。

酸化工程の酸化プログラムというかシーケンスは、各工場によって微妙に違っていて、それがある意味匠の技になっている。
まあ、とにかく酸化の話を細かく、詳しくするといくらでも技があるので、終わらなくなってしまう。おいおい他にも説明するとは思うが、ちゃんと勉強する人は、ぜひ酸化とか拡散の熱処理関係の専門書で勉強するべし。

次回は、エッチングかな。では、続く。
posted by ピッコロ大魔王 at 17:16| Comment(22) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年04月21日

ウェハープロセス

いよいよ、ウェハー上にトランジスタを作るときの詳細説明を始めよう。

以下の図を見てね。

InitailOx

ここでは、まずPタイプのウェハーを使うことにする。まあ、今では、世の中一般に、PタイプつまりB(ボロン)を入れた、HoleがキャリアとなるP型不純物半導体のウェハーを使うことが多い。これをPsub(Substraite:基板)とする。その後酸化膜をつける。

酸化膜をつける前には、洗浄工程といって、半導体がごみを嫌うために、一生懸命洗浄する。それは、H2O2とH2SO4の混合液体の硫酸加水と呼ばれるものだったり、SC-1と呼ばれるNH4OH:H2O2:H2Oの組成の洗浄液(比率は半導体会社や工場によって違ったりする)や、SC-2と呼ばれるHCl:H2O2:H2Oの組成の洗浄液を使ってウェハーをきれいにする。これらの洗浄液の順序や組み合わせ方は会社や工場によって違うと思う。

そして、洗浄後にはスピンドライヤーとかいう装置でくるくる回して、水分を飛ばして高速乾燥させる。そうしないと、熱工程に入って水が残っていたりすると、水が酸化膜の基として成長してしまい、いろいろな問題を起こすからだ。これは後で述べよう。

さて、酸化膜を作る工程だが、これは酸化炉と呼ばれる炉に入れる。この最初の酸化膜を作る工程では、膜厚が1000Åぐらいなので、それほど速く酸化させる必要はないので、だいたい1000℃ぐらいの温度で、ドライ酸化をする。で、だいたい1時間ぐらいで酸化が終わるかな?(ドライ酸化の説明は次回)

その後、せっかくつけた、酸化膜をエッチングという工程で取り除いてしまう。この場合液体のエッチング液を使用し、NH4F:HF:H2Oといったフッ化アンモンの水溶液を使う。この比率は実はいろいろあって、使いたいエッチングレイト(Etching Rate:エッチング速度)によって変える。エッチングっていうのは、簡単に言えば削るって意味だし、液体をつかったエッチングのことをウェットエッチって呼ぶ。

今日示したここまでの工程は、ウェハーメーカーから買ったウェハーの表面を一度酸化して、変なごみとか表面のぼこぼこの段差とか余計な不純物を取り除くために行う。だからせっかく付けた酸化膜をすぐにとってしまうのだ。こうでもしないと、後々工程を重ねていくうちに、不具合が強調されてしまうのだ。半導体というのは非常にミクロな世界の話なので、そこまでやっても、最後まで行くころにはいろいろと問題が出てくる。

ここで一区切り。次は今回出てきた、酸化のちょっと詳しい話とウェットエッチのRateのちょっと詳しい話をしようかな。補足説明に脱線しながら進む。乾燥不足の話(IPAとかもね)と洗浄液の違いによる目的も。

しかし、商売でもないのにこんな講座やって、結構時間食って大変だなあ。本来なら、これで金取れるんだけど、まあそのうち考えよう。図を作るのが結構面倒だなあ。
posted by ピッコロ大魔王 at 21:15| Comment(2) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。