2006年12月14日

MOSトランジスタ電流の式最終版

だいぶ間が空いてしまったが、電流の式の最後の付け足し説明を。

まずは以下の式。
静特性3.gif

まずは前回の最後の式@を引っ張り出してくる。まあ、どんな教科書でも載っているはずだから、いまさら何をかいわんや、だけどね。

ま、要するにこの電流の式ってのは前提条件があって、それによって使い分けるってわけ。@の式ではその下にあるようにVgsとVthの差がゼロ以上、VgdとVthの差がゼロ以上の時に成り立つってことだ。前提条件というよりこういう場合境界条件って言葉を使うのかな?この条件って結局閾値電圧よりゲート基板間の電圧のほうがでかいってことだ。この前説明したようにドレインに電圧を加えるから、VgsとVgdを別々に見ているわけだけど、だいたいの場合Vgd−Vthの方が成り立っていればVgsのほうも成り立っていたりする。

ちなみにVgdを例によって前回同様にVgsとVds分けるとその下の条件式になって、普通こっちのほうを使う。ということでVgsとVthの差がゼロ以上でなおかつVds以上のときに成り立つことになる。ま、この意味は考えれば分かるよね。ってことでたまには自分で考えてね。

ちなみにこの領域のことを線形領域と呼ぶ。Vdsの増加と共にほぼ線形で電流が増加するってことだろうねえ。厳密には線形じゃないのは式から分かるけど、そんなの気にしない。

で、お次はVgsとVthの差がVds以下になってしまった場合。この場合は、そういう表現を使うよりもVdsがあるレベルよりもでかくなってしまった場合と言ったほうがイメージしやすいだろう。そんでもって、ここではVdsの代わりにVgs-Vthを使って上の式に代入しちゃう。上の式ってのは前回の最後の@の式ね。するとアーラ不思議(って不思議でもなんでもない)電流がVgsだけの変数の式になってしまった。

要するにVdsがある程度以上でかくなると、MOSトランジスタのドレイン電流はドレイン電圧に依存しなくなるってことだ。これは、前に述べたピンチオフによる影響だったりするわけだが、その仕組みは簡単だから教科書を見ればすぐ分かる。あ、そうそう、こういう状態を飽和領域と呼ぶんだよね。つまりドレイン電圧に対して電流がサチっているわけだ。

当然のことながら経験者はここで述べていることから静特性のグラフというか図を頭に思い浮かべているのだろうが、こういう特性のことをMOSトランジスタの静特性とか電流電圧特性と呼んでいる。

ここまで来たら、当然そのグラフというか図を出したり、実際のテストパターンに針を当てた測定の仕方とか、ピンチオフの仕組み、ドレインインデュースドバリアローアリングによるリーク電流、サブスレッショルド特性など色々と次に進めるべきなのだが、面倒くさいので無期延期。

ということで、お、し、ま、い。
相当気が向いたら再開します。
posted by ピッコロ大魔王 at 12:16| Comment(2) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする
この記事へのコメント
仕事の関係で半導体のことを調べていたらこのページにたどり着きました。
とても参考になりました。
ありがとうございます。
Posted by phototrek at 2007年11月18日 20:06
はじめまして。
MOSのリーク電流については基本的な話としてよく知られていますが、TFTのリーク電流のメカニズムについてはご存知でしょうか?
TFTの場合基盤がガラス(絶縁体)であるため、MOSの様にリークが逃げる経路としては基盤は挙げられないと思います。
では一体リーク電流はどこに流れていくのでしょうか??
私の推測ではnTFTを例に挙げる場合、ゲートへの逆バイアスによってガラスとポリシリコン界面に電子のチャネルが形成され、それがリークの原因になるのではないのかと。
ピッコロ様のご意見をお聞かせ願いたいと思います。
Posted by まっくす at 2007年11月20日 16:14
コメントを書く
お名前: [必須入力]

メールアドレス:

ホームページアドレス:

コメント:

認証コード: [必須入力]


※画像の中の文字を半角で入力してください。

この記事へのトラックバック
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。