2004年06月28日

ダイオードのLayout

やっぱ、今回は予定を変更して、これまでに述べたPNダイオードの作り方というかLayoutの説明をする。どうやって設計していくのかということを理解するためには、簡単なところから始めていくのが良いだろうし、徐々に平面図(Layout図)を見て断面構造が分かるようになると良い。

以下の図を見てもらおう。

DiodeLayout図

この図の上側は一般的にLayoutと呼ばれているものである。まあ、要するにMask Layer(マスクレイヤー)ごとに色なり網掛けなりで区別しながらすべてのLayerを重ね合わせたものである(ちなみにここではContact以降は省略してある)。

その下にあるのが断面図。今までにやってきたCMOSのトランジスタの断面図と比べるとかなり簡単。上のLayout図から点線で線を引っぱっているのでだいたいどのラインがどこに相当するか分かるだろう。

簡単に説明していこう。
ます、上図の一番外側にあるのがNwellのLine。ここではPNのNとしてNwellを使っているのでこうなる。基板のPとNchS/DのNを使ってもPNダイオードはできるけど、そうすると基板はどこまでも下のほうでつながっていることになるからちょっと困る。だから、PNダイオードのエリアを固定するためにもPsub基板ではNwellの中に作ったほうが良いだろう。

一番内側にあるのがActiveのLine。最終的にPのp+とNのn+にコンタクトを取るためにはActiveにしておかないとField上ではコンタクトHoleが開かないからこうする。

このActiveのLineに対してオーバーラップ何umなんて感じで合わせているのがPchS/Dのp+とNchS/Dのn+のMask。これで、出来上がり。

実際には真四角のNwellの真ん中にp+をおいてその周りをお堀のようにn+をおくとかダイオードのLayoutはいろいろ工夫を凝らしているので、上の例のように単純ではないが、まあ最初の勉強としては分かりやすいだろう。

それに、オーバーラップというのがでてきたが、これが実は重要である。例えばActiveのところにインプラを打ち込めばいいのだからオーバーラップゼロでActiveとPchS/D(またはNchS/D)のLineをぴったりあわせればいいだろう、なんて思うとちょっとまずい。

ウェハープロセスでは当然ばらつきもあるし、Photo工程での多少のずれもあるからぴったりオーバーラップなしでマスクをあわせてしまうと、カバーしきれなかったりするのだ(左にずれるとActive部分でp+にならない部分が右側にできてしまったりする)。だからふつうマージンをとってオーバーラップ何umなんてルールを決める。このルールのことをデザインルールとかLayoutルールなんて呼ぶ。

上の図でもNwellのMaskと断面図のNwellの領域がほぼぴったりになっているけど、実際にはNwellのMask Lineでインプラをしたとすれば、拡散によりNwellはそれより広がっているから、Maskよりは少なくとも2,3umは外側になっているはずである。

こういう横方向拡散やPhoto工程、Etching工程のずれを考慮に入れて、例えばActiveのLineはNwellのLineから少なくとも何um内側じゃなきゃいけないなどといったルールをすべてのLayerについて作るわけだ。

ちょっと横道にそれたが、こんな感じでLayoutをしてそれにあわせてMaskをつくり、Wafer上にデバイスを作っていくわけだ。

次回は、前回の予告のどっちかをやろう。
posted by ピッコロ大魔王 at 09:50| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする
この記事へのコメント
コメントを書く
お名前: [必須入力]

メールアドレス:

ホームページアドレス:

コメント:

認証コード: [必須入力]


※画像の中の文字を半角で入力してください。

この記事へのトラックバック
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。