まずはその様子を視覚的にイメージできるように以下の図を見てもらおう。
この図は、超模式的で全く正確ではないが、感覚的に理解するにはよいと思う。まず、Bondign Padだが、これは今後の組立工程でリードフレームというところにチップを乗せて、そのゲジゲジの足の根元の部分と細い金のワイヤーでつなぐための、接続部分だ。そのワイヤーのことをBonding Wireとよび、チップのほうのPadをBonding Padと呼ぶわけだ。図の番号がふってある周囲の四角だ。
回路の端子を取り出すのに、ワイヤーの太さがあるので、周辺部分にPadが必要になる。例えば、図中の真ん中にある、トランジスタのゲート、ソース、ドレインは小さすぎて直接ワイヤーをつなげたり、針を当てたりできないからね。だから、この図でいえば、ソースの端子が2番、ゲートの端子が3番、ドレインの端子が6番といった具合になる。
実は、ウェハー工程の最後の電気的検査をするときもこのパッドに針を当てて検査する。実際は各PadがVdd（電源電圧）、Vin(入力電圧）、GNDなどの回路上のおもな入出力端子となる。
このようなPadを含めた配線がメタル配線の工程で作られるわけだが、今回のPadの工程では全面絶縁膜で覆われたウェハー上、Padの部分だけ穴を開けるのだ。図では、点々のついたところがAlで、Padの真ん中部分の番号のふってある白い部分だけ、Pad Photoで窓が開くことになる。実際はPassivation膜は透明なので、図の白い部分も下のAlの点々が見えているが、ここでは分かりやすいように白塗りにした。
で、本当はPad以外はPassivation膜に窓は開けないけれど、あえて今までのプロセス断面図に加えていくと以下のようになる。図のステップ番号は前回の続きで3番から。
ステップ3はPhoto工程が終わり、Resistの窓明けができたところ。ステップ4は、一番上のSiN（ナイトライド膜）のエッチングが終わったところ。これは昔はWet Etchでやったかもしれないが、今はDry Etchでやるのだろう。続きは以下の図。
ステップ5は、次のPSGをエッチングしたところ。これも、昔はWet Etchでやったのだろうが今はDry Etchかもしれない。この辺はよくわからない。PadのEtchingなんて、バカ抜きEtch（造語である）であり非常に大雑把なEtchingでいいので、個人的にはWet Etchでジャポンとバッチ処理をしたほうが効率がよいと思う。
最後にResistを除去しておしまい。
Pad Etchで唯一気をつけなければいけないのは、一番上のPadの図でAl Padの部分より内側に窓が開いているけど、これがオーバーエッチでAl Padの外側まで窓が開いてしまうミスだ。要するにAl Padの周囲がPassivation膜でカバーされていない状態である。これは、組立後の不純物の進入などの原因となり、信頼性上引っかかる。
さて、これで一通り、一般的なCMOSプロセスの説明は終了。
次は、多少半導体物理の話に移って、まずはダイオードとかキャパシタの話でもしようと思うが、その前にお約束のDouble Metal（2層配線）のプロセスの説明でもしよう。
