さて、前ステップの最後の状態からResistを除去したところから始める。
ここでいきなりNch S/DのImpla工程に行ってもよいような気がするが、実はちょっとまずい。なぜなら、例えばGate酸化膜が300オングストロームとかだと、S/D Implaのプロテクト酸化膜としては薄すぎる。さらにGateのPoly Si中に今後行うS/DインプラでP(リン）やB(ボロン）を注入したくない場合もある。他にもLDD構造（後で説明するだろう）にするときのサイドウォールの除去時のドライエッチのストッパーなどに必要など、いろいろある。
そこで、まず酸化することにする。以下の図を見てもらおう。
ポリエッチ後の状態がステップ1。その後酸化の前の洗浄工程で、Active Areaのゲート酸化膜をエッチングしてしまう。この場合も希フッ酸かフッ化アンモン（NH4F）のエッチャントを使う。ここでは、あんまりオーバーエッチをかけすぎると、ゲート電極直下のサイド部分まで削れてしまうので気をつけなければいけない。ここがあまり削れて、その後酸化で埋め合わされると、ゲート酸化膜に比べて膜質の劣る酸化膜がゲート酸化膜の一部ということになり、ゲート耐圧の問題などが起こる。
実際の図はこんなふうになってしまう。
そんなわけで、あまりOverEtchが激しくならないように気をつけてEtchingを行い、さらに洗浄工程なども行う。これでステップ2である。
その後、酸化炉に入れて酸化をおこなうわけだが、だいたい500オングストロームぐらいを狙う。実はPoly Siってのは単結晶のシリコンに比べるとポーラス（隙間がいっぱいある）なので、酸化速度が大きく、あんまり長く酸化すると、ゲート電極のPoly Siが食われてしまい残りが少なくなってしまう。おまけにN+型にDopingされているPoly Siはさらに加速度的に酸化速度が速く、そりゃーもう大変なのである。だから、あんまり高温でないプロセスで酸化して行く。
そうして出来上がったのが、ステップ3である。
そして、次はNch S/Dのプロセスである。（修正版のね）
