2004年05月31日

ゲート電極

今回は週末を隔てていよいよゲート電極の作成に入る。

今回の工程は半導体プロセス中Photo、Etchingの中で、最も重要なプロセスであると言ってよい。なんせ、半導体集積回路というのは基本的にはトランジスタでできているものだから、CMOSプロセスの中でMOSトランジスタのゲート電極を作るのが心臓部だといえる。

早速以下の図を見てもらおう。

ポリPhoto

ステップ1は前回の最後のPoly SiにP(リン)ドーピングして、N+タイプのPoly Siにした後に、Resistを全面塗布した状態である。もう何回も出てきているので、Photo工程の詳細はここでは述べない。

そうして、ゲート電極作成のマスクを使い、露光し、デベロップが終わった状態がステップ2である。

そして、そのままPoly Siエッチを行い、ステップ3になる。このときのEtchingは以前出てきたように、Dry Etchで行う。Etchingガスについても選択比のところで説明したようなガスを使ってEtchingを行う。

そうしてできたパターンがステップ3である。この後Ashingでレジストを取っ払っておしまい。スペースがないのでResist除去後のパターンはなしだが、次からはResist除去後から進める。

そういえばAshingの話をしてなかった。Ashingとは、Ashにしてしまうこと、つまりResistを灰にしてしまうわけだ。これは簡単なDry Etchの装置と思えばよい。O2ガスを入れてプラズマ状態にしてResistと反応させ除去してしまう。だから別名O2プラズマなんて呼んだりもする。ResistはImplaのあとやDry Etchの後では硬化してしまい、なかなか取り除けないので、こういう方法が使われる。硬化していなければ硫酸加水でも十分取り除ける。

最後に、マスク合わせの話をしておこう。今回のPoly Si GateのマスクはActiveのパターンにあわせる。そして今後は基本的にすべてのPhoto工程でPoly Si Gateにあわせるようになる。次の図を見てもらおう。

ポリあわせ

一番上がプロセス中のデベロップ後の状態で、その下に上から見た図が載っている。こういう上から見た図をレイアウト図などといったりするが、レイアウトに関してはそのうち詳しく出てくるので、今回はさわりを。図は断面図に対するレイアウト図になっている。真ん中の図の「OK]ではActiveのパターンとGateのパターンがきれいにそろっているのが分かるだろう。それに対して一番下の「NG]ではActiveに対してGateがずれているのが分かる。

実はGateのMaskをActvieにあわせなければいけないというのは、一番下のNGのようなことが起こってしまうからなのだ。ウェハープロセスは精密だとはいえ100%完璧ではない。だからPhoto工程でも少しずつずれは出てしまう。それがいくつも重なっていくと「塵も積もれば山」で、一番下の図の「NG]のようになってしまうことがある。そういう理由でGateは必ずActiveに対してあわせなければならないのだ。

今回はこれでおしまい。次はNchのS/D(ソース/ドレイン)の工程に入る。
posted by ピッコロ大魔王 at 10:10| Comment(0) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年05月28日

P(リン)拡散

前回の続きから。Poly Si表面に付着したP(リン)をPoly Si内に拡散させて、N+のPoly Siにする。これも、POCl3の処理からDirectで行う。

以下の図を見てもらおう。

N+Dope

ステップ1は前回の最後の状態。そして、拡散炉にぶち込むとステップ2のように、Poly SiにP(リン)拡散して、ちゃんとN+のポリになる。

ちなみにこのときの拡散炉もウェハーにP(リン)がべたべたについたものを処理するために、POCl3の炉と同じように隔離されている。前回述べなかったが、これらの炉は普通他の用途に使用されることはまずない。要するに、POCl3関係の専用の炉という使われ方をする。拡散炉の仕様としては全く同じわけなので、場合によっては、POCl3のDepositionとPの拡散を共用したりする。

POCl3もその後の拡散も温度はだいたい800℃くらいかな。これはあまりよく覚えていない。ということからも分かるように、かなり濃い濃度の不純物をドバーっとつけるので、それほど細心の注意を払わなければいけないプロセスではない。唯一問題になるのは、何度も言っているように、パーティクルである。

このP拡散のプロセスでは微量のO2が含まれるので、拡散が終わった暁には、表面にPoly Siが酸化された薄いSiO2ができる。

次のプロセスはいよいよゲート電極を作成するPoly SiのEtchingに移るわけだが、このままではPoly Si表面のSiO2がEtchingのマスクになってしまい、Dry EtchでEtchingできなくなってしまう。そこで、次のPhotolithoプロセスに移行する前に、Wet Etchで薄皮のSiO2膜をEtchingする必要がある。これは薄皮なので希フッ酸HF:H2Oが1:10とかの遅いEtching Rateのエッチャントで処理する。NH4Fの遅いRateの液を使うこともあるかな?

このようにして、Poly Si表面がきれいさっぱりになり、点々模様で示したように、N+型のPoly Siになった状態がステップ3である。

今回はあっさりとここまで。次回はいよいよ、Gate電極の作成に入る。
posted by ピッコロ大魔王 at 09:26| Comment(3) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月27日

Poly Si

さてさて、前回の続きでPoly Siをつけるところからである。この処理は、ゲート酸化が終わったらDirectでおこなう。前も述べたが、炉に入れるプロセスで、しかも別の炉に移し変える必要がある場合、その間に洗浄工程を入れないでそのまま移すのをダイレクト処理なんていったりする。

そんなわけで、Direct処理の臨場感を出すために前置きなしで始めてしまった。以下の図を見てもらおう。

ポリSi

この図のステップ2に移るところが、Direct処理になるわけだ。ゲート酸化が終わったら、温度が下がるのを待って、LPCVD炉に入れる。Nitride膜のときに説明したLPCVDのPoly Siバージョンだ。

だいたいゲート電極用のPoly Si膜は3000〜5000オングストロームが一般的なんじゃないだろうか。最近はもっと薄い膜も使っているのかなあ?このPoly Si、多結晶Siの名のとおりSiの結晶がいっぱいつまっている。基板の単結晶シリコンに対して多結晶シリコンなのだ。このときの結晶の大きさなどがLPCVDの条件を決める大きな要素になっている。これをGrain Size(グレインサイズ)などと呼ぶわけだが、これがあまりにでかいと、Grain Boundary(グレインの境界)などでひびが入ったりと、いろいろまずいことが起こったりする。

Poly Si膜をつけたら、次はPoly SiをN型にするためにP(リン)をドープするプロセスをおこなう。このときのN型はどっぷり浸かったN+型にする。そのためにこれも拡散炉に入れてPOCl3を流してP(リン)をウェハー表面にデポ(Deposition)する。このときは、ちゃんと前処理洗浄をする。ここまでで、ステップ3が出来上がり。

ところで、このPOCL3炉、むちゃくちゃパウダーが出やすくて、かつ、何度も使用していると石英チューブの端のほうや排気のところなどがべとべとになってくる。だから、こまめに掃除することがとても重要になってくる。ウェハー工場ではこのポックル(POCL3)炉は、他の拡散炉からわざわざ離して設置する場合が多い。隔離してなるべくここから出るパーティクルの影響を他の酸化、拡散炉に与えないようにするためだ。このような例からも、ウェハー工場ではパーティクルに非常に気を使っていることが分かるだろう。

Poly SiをN+にする理由は、金属配線とコンタクト(電気的接触)をとるために必要なのだが、他にもSi基板の表面のエネルギーバンドを曲げるためという理由もある。N+の場合はNchトランジスタをメインに考えている(P+だってコンタクトはとれるから、そのときはBBr3などでボロンをどっぷりと入れればいいわけだから)。このエネルギーバンドの件は、もっと後でデバイス物理の話をするときに詳しく説明するだろう。

今回はここまで。次回はN+をちゃんと拡散させるプロセスから。
posted by ピッコロ大魔王 at 09:36| Comment(10) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月26日

ゲート酸化

今回はいよいよゲート酸化である。酸化膜の作成としては半導体プロセスの中で最も重要なプロセスであるといってもよい。

昔は、このゲート酸化膜の膜質がなかなかよくならなくて、バイポーラトランジスタからMOSトランジスタに量産的に移行する時間がかかったという話があるくらいである。とにかく、この膜質がよくないと、ゲートとSub、ゲートとS/D間の耐圧が悪くトランジスタとして機能しなくなってしまう。要するに、絶縁膜が破壊されてしまい、ツーツーに電流が流れるようになってしまうのだ。こういうのを絶縁破壊といったりする。

さて、プロセスステップであるが、前回の続きからである。以下の図を見てもらおう。

ゲート酸化

まず、前回の終わりで、Nitride膜を取った状態がステップ1である。このままデート酸化をつけてもだめである。もともとNitride膜の下に引いた酸化膜がまだ残っているからである。前に触れるのを忘れたような気もするが、このNitride膜の下の酸化膜はField酸化のときのNitride膜の形状変化によるSi基板上への応力緩和の役目を果たしている。要するにバッファーである。それとフィールドインプラの保護膜の役目ね。

そんなわけで、当然下地の酸化膜はいろいろ影響を受けていて、膜質も劣化しているし、そのためにもともとゲート酸化膜として使用するような条件で酸化もしていない。

で、とりあえずこの酸化膜をEtchingしてしまう。NH4HFの溶液で酸化膜エッチをするわけだ。例えば500オングストロームぐらいの膜がついていたとすると、10オングストローム/secのEtching Rateの液を使えば、だいたい1分エッチングする。すると計算上は600オングストローム削れることになるので、20%のオーバーエッチをかけていることになる。

この場合あんまり速いEtching Rateの液を使うと、ちょっと時間が狂ったりするだけで必要以上の膜が削れてしまうので、気をつけなければいけないし、普通はある程度遅いRateの液を使う。なになに?500オングストロームの酸化膜を削ったらその下はSi基板だから自然にEtchingがストップするじゃん、って?

うーん、それはそうなんだが、この場合はAcitve AreaよりもField酸化膜が必要以上に食われてしまうのを気をつけなければいけないのだ。そうしないとFieldトランジスタのゲート酸化膜に相当する厚さが目減りして、Fieldトランジスタの|Vth|が下がり、寄生トランジスタがONしやすくなるからね。

こんな理由で、まずActive AreaのSi基板上をまっさらにする。これでステップ2。

そして最後にいよいよゲート酸化膜をつける。EEPROMなどのトンネル現象を利用するトランジスタなどは100オングストロームなんて厚さのものもあるけど、一般的にはもう少し厚い。今の最先端のプロセスルールでは薄いのもあるかもしれないが、だいたい300〜1000オングストロームぐらいじゃないのかなあ。ここでは適当に500ぐらいを想定しよう。

このゲート酸化の前には当然のことながら、前処理として洗浄工程を行う。そして、このゲート酸化では一般的にHCl酸化なるものを使う。これはドライ酸化とほぼ同じでO2にわずかのHClを混ぜておこなう酸化である。こうすると界面がH(水素原子)で終端して、界面の電気的特性が安定する。まあ、ゲート酸化膜の膜質が安定すると思えばよい。さらにこのときのClはウェハー中の金属と反応して除去してくれるという、ゲッタリング効果もあるといわれている。ゲッタリングに関してはまた今度説明。

ゲート酸化の温度はそんなに高くなく、900℃ぐらいだったっけなあ。普通酸化の温度は高いところで1000℃とかであるから、100℃違うとすごい違うのだ。拡散方程式などでもそうだけど、反応速度は温度に対しては指数関数的に増えるからね。ということは低い温度でつけるってことは、ゆっくりと慎重につけるってことになる。

今回はここまでで、次はPoly Siをつけるところから。それにしても、最近プロセスが進んできたら、絵を描くのが複雑でめんどくさくなってきた。
posted by ピッコロ大魔王 at 10:35| Comment(6) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月25日

番外編2

記事がだいぶ増えたので、自分で前の記事をリンクするのに探すのが大変になってしまった。

そこで、カテゴリを細かく分けることにした。これでプロセス別などで探すのに便利になるだろう。

しかし、カテゴリを変更するのに1つ1つ編集するのは面倒だった。カテゴリの編集はもっと簡単にできると、後で整理するのに楽なのになあ。

それにしても、最初は100ページビュウぐらいで細々やっていたのが、今では更新している平日は1000ページビュウ近くになっている。世の中マニアックな人が多いのか、半導体に携わっている人が多いのか、それとも勉強中の学生や新人エンジニアが多いのかどうなんだろう。
posted by ピッコロ大魔王 at 10:26| Comment(0) | TrackBack(0) | 講座 | このブログの読者になる | 更新情報をチェックする

フィールド酸化

前回の予告通り、今回はフィールド酸化から。
まず、以下の図を見てもらおう。

Field酸化

前回の最後のステップがこの図の1で、そこからField酸化を成長させる。当然のことながら、熱処理工程の前処理である洗浄工程も行う。SC-1、SC-2、希フッ酸の処理などである。その後、酸化炉にぶち込む。

このField酸化はこの前出てきた、Well拡散と双璧をなす最も処理時間の長いプロセスである。以前も述べたが、Field酸化膜の膜厚のターゲットが10000オングストロームを超えるようだと、10時間以上かかる。今ではこの酸化にDry酸化を使う場合もあるかもしれないが、昔はWet酸化で行っていた。なんせ時間が長いので、少しでも早く終わらせるにはWetでやるしかない。

最近の先端プロセスでは、5000オングストロームぐらいの厚さでよいかもしれないので、その場合はDry酸化でやっているのかもしれない。WetとDryじゃあ、酸化速度に3倍ぐらいの開きがあったんじゃなかったっけなあ?忘れてしまった。1.5倍だったけなあ。

さらに、普通酸化の熱処理シーケンスってのは単純に狙った温度にあげて、酸化ガスを流して、その後ターゲットの膜厚を得るための時間ホールドして、温度を下げるというような形にはなっていない。特にこのField酸化のような場合は、ちゃんとB(ボロン)を拡散させるアニールなんてシーケンスも入っていたりする。要するに酸化ガスを流さずに、N2ガスを流してある温度に一定時間保って、Bを拡散させるのだ。

横道ついでにいうと、熱処理で温度を上げるときと、下げるときのスピードが違う。熱処理勾配が違うのだ。昇温の時のほうがスピードが速くて、降温のときのほうが遅いんだっけなあ。これも忘れた。例を示すと、昇温の時には6℃/minぐらいであげるとすると、降温の時には4℃/minぐらいで下げるという感じだ。この上げ下げのスピードは、ウェハーにかかる熱ストレスなどによるひずみやら、欠陥にかかわるので非常に大事である。この辺のノウハウが拡散エンジニアの腕の見せ所である。

そうこうしているうちに、ステップ2のようになる。Nitride膜のないところの酸化膜が選択成長していて、Nitride膜はグニャーっと上に反っている。このプロセスステップこそまさにLOCOS(Local Oxidation of Silicon)なわけだ。ちゃんとB(ボロン)もP-(ピーマイナスと呼ぶ)として拡散されている。P-とはPsubよりも濃いけれど、後で出てくるS/DのP+と区別するためにこう表現する。

そして最後に、残っているNitride膜を取っ払う。これは150℃のリン酸エッチで、何も考えずにウェハーをジャバーってつけてしまう。それで、Nitride膜を全部取り払ってステップ3の出来上がり。ちなみに、本来ならNitride膜というのは酸化されないんだけど、このField酸化長い熱処理の間に、表面層がわずかに酸化される。だから、リン酸エッチをする前に、このわずかな薄皮の酸化膜をエッチングしておかないと、リン酸エッチで酸化膜がマスクになってしまい、Nitride膜がエッチングできないという事態に陥る。そこで、リン酸エッチの前にはフッ酸系のエッチングをさらっと行う必要がある。これは、業界では常識だが、一般から見れば隠れた技だ。

最後に、LOCOSでできた酸化膜の厚いところの形って、なんと呼ばれているかというと、Bird's Beak(鳥のくちばし)って呼ばれている。太いところから細くなる先端って鳥のくちばしに似てるからだ。実は、この形状がとても大事だったりする。あまりにも急峻だと、ここにストレスがたまったりして、結晶欠陥が生じ、最終的には耐圧問題などが起こる。これが信頼性などの問題になるのだ。この辺の話は、実際のデバイス特性の話などのところで詳しく出るだろう。

これで、一連のLOCOSプロセスはおしまい。これで素子分離完了である。次はいよいよもっとも大事なゲート周りを形成するプロセスだ。
posted by ピッコロ大魔王 at 09:29| Comment(0) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月24日

フィールドインプラ2

さてさて、前回の続きである。今回はインプラするところから。
以下の図を見てもらおう。

FieldImpla

Psub上のアクティブアリア回りにかたどったところだけに、窓が開いている。この状態で上から全面インプラをする。インプラするイオン種はB(ボロン)で、濃度的にはNwellのときのP(リン)より1ケタ多いぐらいが一般かな。Nwellが10の12乗台であれば、フィールドインプラはだいたい10の12乗の後半から13乗台じゃないだろうか。

インプラの加速エネルギー的には、Wellのときよりは少なく押さえる。これは、間違ってもActiveエリアのNitride膜を突っ切ってインプラされては困るからだ。NwellなどはP(リン)で原子的にもB(ボロン)より重たいので、例えばPを60keVぐらいでインプラするとして、ちょうど表面近傍に打ち込むとすると、フィールドインプラのBの場合は、だいたい30keVぐらいのエネルギーだったと思う。重さが倍ぐらい違うからね。まあこれはプロセスによって違ってくるのでだいたいの目安だ。つまり、Nitride膜の厚さや酸化膜の厚さは、工場や製品の種類、プロセスルールによって変わってくるので、それにあわせて逆算して打ち込み深さを決めるドーズエネルギーを設定している。

こうして、インプラが終わり、レジストも取っ払ってしまうと、ステップ3のようになる。Psub側のアクティブエリアの周りのわずかな表面部分にだけB(ボロン)が注入されている。

これで、前準備はほぼ終わりで、いよいよField酸化膜をつける工程になる。が、今回はここまで。次回はField酸化からである。
posted by ピッコロ大魔王 at 09:23| Comment(0) | TrackBack(0) | Impla | このブログの読者になる | 更新情報をチェックする

2004年05月21日

フィールドインプラ

さてさて、今回は久しぶりにプロセスステップに戻る。前回のActive工程の続きからである。

次の図を見てもらおう。

FieldPhto

これは前回のNitride膜のエッチング後に、レジストを取っ払った後のところから始まっている。ちゃんとSiNのパターンが一番上にできている。

この後、すぐにField酸化膜を作るための酸化工程に入るわけではない。すぐに入っていい場合もあるかもしれないが、一般的には酸化の前にFieldインプラなるものをする必要がある。これは以前少し触れたが、結果的にできてしまう寄生トランジスタであるFieldトランジスタをONさせにくくするためのものだ。

Psubの基板の場合Field酸化膜のできるところの基板濃度をすこしPタイプ側に濃くするのだ。なかなかイメージしづらいとは思うが、最後の出来上がりになると分かるのでそれまで我慢して頂戴。

ちなみにNWell領域でも、Nタイプ側に少し基板濃度を濃くするためにNタイプのFieldインプラをすることもあるが、一般的にはPsub側だけなのでここでもそのように進める。オプションとしてNタイプFieldもあると頭の片隅にでも置いておけばよい。

図のステップ2,3でレジストをひいてパターン加工する。するとPタイプ側のActive領域の外側から大きく窓が開くでしょう。

図が入るとえらく縦長になることが分かったので、今回は出し惜しみして、これでおしまい。次回はインプラするところから。
posted by ピッコロ大魔王 at 09:51| Comment(0) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年05月20日

選択比

今日は久しぶりに朝からえらく重たいなあ。

今回は前回の続きの話で、選択比の話から始めよう。

ドライエッチのEtching Rateというのを決めるのは、選択比というのが大きくものをいっている。前回のエンドポイントの話ところでは、Nitirde膜と酸化膜のEtching Rateの違いイコールNitride膜と酸化膜の選択比がいくつとなる。実際のEtching Rateの決定は、エッチングしたい膜とレジストとの選択比で決まってくる。ドライエッチの場合レジストもエッチングされて目減りしてしまうのだ。

だから、エッチングガスの混合比などでレジストのEtching Rateが大きくなってしまうと、Nitride膜をエッチングし終わるまでレジストがもたなくて、レジストパターンがなくなってしまうなんてことが起こる。これだとパターンができなくて、まずいわけだ。選択比が1なんていうと、レジストもNitiride膜も同じRateで削れてしまうってことだ。よく覚えてないが、レジストとの選択比は3ぐらいにするようにしているんだっけな?選択比3の場合はもしレジストとエッチングしたい膜が同じ膜厚であれば、エッチングが終わるときにレジストは1/3しか目減りしてないわけだ。

ま、そんなこんなで、Etching Rateを製造現場の効率とかね合わせながら決めているわけだ。速すぎてもばらつきが大きすぎたり、選択比の問題が起こったりするからね。でもだいたいウェハー1枚あたり1分ぐらいに設定するのかな。だから、そうするためには成膜工程後には膜厚をちゃんと測定しないといけない。それもウェハー面内5点ぐらいね。ウェハーには面内ばらつきがあるから、なるべく均一にエッチングするためには、ちょうど良いところで終わるようにしないといけないからだ。もちろんエッチング残りがあるのが最悪なので、それは避ける。

ところで1枚あたりといったが、エッチングの装置には(半導体装置にはというべきかもしれないが)、枚様式とバッチ式というのがあって、枚様式は1枚1枚のウェハーを、バッチ式は数枚から数十枚のウェハーを1度に処理するものである。現在ではエッチング装置はほとんどが枚様式ではないだろうか。枚様式のほうが加工精度が良かったり、処理時間が速かったりというメリットが多い。

他にもマイクロローディングなんて悪さがあったりして、これに対しても枚様式のほうが強いといわれている。マイクロローディングとは、レジストパターンによって、必要以上にエッチングが加速してしまうという現象だ。具体的にいうと、例えばポリシリコンのゲートなどでは回路のレイアウト的に、トランジスタが特に少ない場所などができてしまう。すると、そこを大量にエッチングするのだが、レジストによる被覆が周りにほとんどないために、実際のEtching Rateが上がってしまうようなことが起こるわけだ。レジストの選択比のほうが高くてエッチングされないから、レジストパターンの多いところは結果的にレジストがエッチングを抑える働きをしている。

マイクロローディングはかなり曲者で、エッチングのプロセス条件のチューニングだけではどうしても対処できない場合があり、その場合下手をすると、マスクの全レイヤー変更なんて話になる。

半導体の設計者もこの辺のところはプロセスエンジニアとコミュニケーションを密にして仕事をしないといけないところだ。

エッチングガスの代表的なものは以下の通りだ。
酸化膜、窒化膜:フッ素系ガス(CHF3,C2F6)
Poly Si:塩素系/フッ素系ガス(CCl4,CF4)
Al:塩素系ガス(BCl3,Cl2)
Poly Si,Alのドライエッチはこの先出てくる。

最後に、装置の工夫の話を。エッチング装置もいろいろ改良されていて、今ではチャンバーの中が2つの部屋に分かれていることが多い。一つはプラズマを作る部屋、もう一つは真空に引く部屋である。なるべく異方性を高めるには、途中でぶつかる物質が少ないほうが良い。LPCVDのところで話した平均自由行程ね(Mean Free Path)。それには低圧が良い。でも、速いEtching Rateで処理速度を上げるためには、たくさんのプラズマがいる。それには高圧が必要である。だから、わずかなスリットのようなものをあけて、プラズマガスが通り抜けられるようにして、2つの部屋にするわけだ。

これで、ドライエッチの話は終わるが、とにかく工程はパターン加工するメインのプロセスなので、ウェハープロセス上非常に大切である。だから、ちょっとしたことが致命傷になるのでいろいろ知恵も蓄積されている。そんなわけで話題には事欠かない。今後も時折プロセスの匠的なことが出てくるであろう。
posted by ピッコロ大魔王 at 09:12| Comment(8) | TrackBack(0) | Etching | このブログの読者になる | 更新情報をチェックする

2004年05月19日

ドライエッチ

前々回長すぎるから分割、とやったが、昨日何気なく下のほうにスクロールして、前の記事を見ると前々回の比じゃないほど長いのもある。これは、レイアウトを変えて記事の部分をセンターに持ってきたために、縦長になってしまったせいだ。いまさら全部を分割して適当な長さにする気にもならないので、そのままほっておくことにした。

さて、今回は予告通りドライエッチの話だ。一般的にはドライエッチはRIE(Reactive Ion Etching)のことをさす。CDE(Chemical Dry Etching)なんてのもあるが、これは少数だろう。

ドライエッチのさわりを説明しよう。

ドライエッチは、チャンバーと呼ばれるおわんをひっくり返したような形のドーム中にウェハーをセットして、そこを真空にして処理を行う。真空になったら、エッチングガスを流し、プラズマ状態にして、ドームの上のほうにある電極とウェハーに接触させている電極の間で、ガスを加速しウェハーにぶつける。

非常に模式的で大まかだが、以下の図を見てもらおう。

RIE

図にあるようにチャンバー内にガスを流し、高周波電源でプラズマを発生させる。このとき、プラズマ中にはイオン化された反応ガスと電気的に中性な反応ガス(ラジカル)が混在している。でもって、まずウェハー上のエッチングしたい膜にラジカルがくっつく、それを上部下部の電極間で加速されたイオン化反応ガスをぶつけることによってエッチングを進めていく。ラジカルが反応しただけでは、取れないからイオンでメカニカルに取っ払ってしまうという2段階攻撃をするわけだ。取れたらVacuumしてしまう。

このとき、電極で一方向にガスが引っぱられ垂直に入射するので、エッチングの断面が垂直方向にスパッと切れるわけだ。これがウェットエッチとの大きな違いである。ただ、これも何らかの装置トラブルでエッチング時間が長くなってしまったりすると、ウェットほどではないがサイドエッチが増えてしまう。

ちなみに、ウェットエッチのように縦横と同じようにエッチングされるものを等方性エッチ(Isotorpic Etch)といい、ドライエッチのように垂直に切れるのを異方性エッチ(Unisotoropic Etch)と呼ぶ。

ドライエッチの場合ガスが垂直方向に入るのに加えて、反応して取り除かれた反応性生物がサイドエッチを抑える働きをしている。つまり、ほとんどの反応性生物は真空ポンプでVacuumされてしまうが、一部がエッチングされた膜の側壁にへばりついて、それ以上のサイドエッチを押さえているわけだ。すごいねー。

さらにこのドライエッチ、非常にうまくできていて、装置が勝手にエンドポイントというのを測定していて、そのポイントから数秒したらエッチングを終わるというようになっている。確か、反応の光を検知しているんだと思う。ここのナイトライドエッチの場合、ナイトライドのEtching Rateと下地の酸化膜のEtching Rateが違うので、発光状態が変わり、そこでエンドポイントを検知できるわけだ。

ちょっと長いから、ここでいったん切る。続きは選択比の話から。
posted by ピッコロ大魔王 at 10:35| Comment(1) | TrackBack(0) | Etching | このブログの読者になる | 更新情報をチェックする

2004年05月18日

Active

今回は一歩前進してActive(アクティブ)工程である。トランジスタを作成する領域を作る一連の工程、LOCOS工程の本丸である。

前回のプロセスステップ図の続きから始めるとしよう。以下の図を参照。

Active

前回はNitride膜をつけたところで終わったが、その続きからである。
まず、例によってPhotolitho工程のところでやったように、レジストを全面に塗布する。その後、露光、デベロップと行い、レジストパターンを形成する。Activeのマスクをあわせるパターンは、Wellのところで説明したように、Siウェハーの段差で作ったWellマスクのパターンである。ここまでで、ステップ2である。

そして、ここで形成したActiveマスクのパターンの通りにNitride膜のエッチングを行う。ここでのエッチングは以前説明した、ドライエッチを使う。この場合、Nitride膜だけを選択的にエッチングするわけだ。ドライエッチというのは反応ガスをプラズマ状態にして、ウェハーの基板に上から加速してぶったたきながらエッチングする。

こうして出来上がったActiveパターンの線幅測定をして、このActiveエッチの工程は終わりになる。実はこのときの線幅測定は後で出てくるPolySiつまりゲート電極の線幅とともに非常に重要である。なぜなら、このActiveのサイズがトランジスタのW(幅)を決定し、それによって電流の流れる量が変わってくるからである(抵抗が変わるというべきかな)。

これでステップ3は終わり。

次はちょっと、寄り道してドライエッチの話をしよう。
posted by ピッコロ大魔王 at 10:13| Comment(2) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年05月17日

LPCVD2(縦型炉、横型炉)

分割修正後の続き。

そういえば、今思い出したが、酸化、拡散のところで説明し忘れたと思うことがある。今ではLPCVDも含めた酸化、拡散炉はほとんどが縦型の装置じゃないかと思うが、昔は横型の装置が主流だった。

前に少し触れたが、半導体装置で高温で処理する装置は、外側から見ると、まず装置のガタイがあって、その中に石英ガラスでできた石英チューブがある。さらにその中には石英ボートと呼ばれるウェハーをセットする棚みたいなものがある。石英ボートの形状は、だいたいウェハーが音楽CDのCDチェンジャーのような感じで並ぶものだとイメージすればよいだろう。そこに1枚1枚ウェハーがセットされるわけだ。

横型炉というのは、石英チューブが水平方向にセットされており、横型なわけだ。この場合石英ボートはウェハーをたてに並べるように、下側に半円形の支えを持つ。なんというか、台所で皿を洗った後に立てて並べるような感じだ。このとき、ウェハーは一番下の1点、真ん中の左右2点の3点で支えられることになる。実はこのウェハー半分の3点での支えによって熱処理中のウェハーにかかる応力が不均衡になって、膜に欠陥ができたりする問題が、この横型炉にはある。だってウェハーの自重がほぼ一番下の1点に集中することになるからね。

一方縦型炉は石英チューブが垂直方向にセットされており、縦型と呼ばれる。この場合は石英ボートは、ウェハーを横に並べるようになり、やはり3点ぐらいで支えることになる。でも、こちらのケースでは、1点で支えるわけではなく、手の親指、人差し指、中指を上に向けてそれでウェハーを支えるようなイメージなので、自重は分散される。その分処理中の応力の問題による欠陥などは減る。

そんなわけで、ウェハーが大口径化してくるとともに縦型炉が一般的となってきた。重たいからね。まあ、でも300mmなんて感じになると逆にでかすぎて、真ん中がたわむから、ウェハーを水平にセットする縦型炉はいまいちかもしれないなんて話もあった。

縦型炉のメリットはそれ以外にも、工場のフットプリントが小さくてすむということもあげられる。要するに上方向には伸びるけど、敷地面積は食わないから、土地代、建物代が少なくてすむということだ。

最後になぜLPCVDという低圧処理が必要なのか。これは上の石英ボートの話と関係しているのだが、CVDは上から堆積させ、一度に大量のウェハーを処理しようとすると、CDチェンジャーのように隙間なくウェハーを並べないといけない。その時低圧だと、Mean Free Path(平均自由行程)が長くなり、狭い隙間までちゃんとガスが到達でき、均質な膜ができるというわけだ。平均自由行程は行く先の邪魔な原子とか分子の数が減って、ぶつかる頻度が減れば、伸びるわけだから、低圧にすればよいわけね。平均自由行程を知らない人は自分で調べてね。

この辺でLPCVDの話はおしまい。さて、次回は次のステップでアクティブ作成行程かな。
posted by ピッコロ大魔王 at 11:28| Comment(0) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

LPCVD

前回の予告通り、今回はLPCVDの話をする。

前回少し触れたが、このプロセスはLow Pressureで処理をする。半導体のプロセスの中には、真空状態にして処理をするものが多く、ドライエッチやインプラなどのエンジニアは真空ポンプのことも非常に詳しい。

ただLPCVDに関しては真空まではいかない程度で、プロセスする。だいたい10〜1000Pa(パスカル)程度の圧力だったと思う。Torrでいうと0.1〜10Torrかな?

一般的にはLPCVDはNitride膜(SiN)とPoly Si(ポリシリコン)膜をつけるのに使う。ポリシリコンは日本語で言えば多結晶シリコンのことで、以前も触れたがゲート電極などに使う。他にも場合によってはCVD酸化膜などにも使うかもしれない。

SiNを作るナイトライドLPCVDは反応ガスとして、SiH2Cl2(ジクロルシラン)とNH3(アンモニア)を使う。HClガスも少し使ったかな?そして、反応温度はだいたい750℃ぐらいだったと思う。

Poly Siを作るポリシリコンLPCVDは反応ガスとして、SiH4(シラン)ガスを使う。確かこのガス発火性がすごくて、むかしこのガスが漏れて半導体工場が火事になったことがあるんじゃないかな?今は配管技術とかバルブ技術とか装置技術が進んで、そのような事故はほとんど起こらない。でも、ガス探知機、警報機は半導体工場には必須で、ものすごいシステムが入っていて、何か異常があれば、おおもとのバルブが自動的にシャットダウンするようになっている。さて本題に戻って、ポリシリコンのプロセス温度はだいたい650℃であり、SiNの場合よりも少し低温である。

当然これらのプロセスでは酸素が極力入り込まないように、反応ガスを流す前とか温度を昇温していくときに、N2などのガスでパージしながら処理をしている。

さっき更新したの見たら長すぎたので、ここでいったんきります。続く。
posted by ピッコロ大魔王 at 11:09| Comment(3) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月14日

LOCOS

ほんとは今回の題名がナイトライドだったかもしれない、それで前回のがLOCOSのほうが良いかも。

ところで前回言い忘れたがLOCOSは日本語ではロコスと発音する。そんなのいわなくても当然分かるか。

さて、LOCOS法のプロセスだが、なぜ前回の題名がナイトライドだったかというと、このプロセスではSiN(シリコンナイトライド)を使うのが特徴であるからだ。

例によって、以下の図を見てもらおう。

Nitride

今回からは、図が横に長いのは、最終的にPMOSとNMOSをここに並べて2つ作ろうとしているからだ。すでに知識のある人、または察しのいい人は、左のNwell側にPMOS、右のPsub側にNMOSを作るのがわかるだろう。それで、めでたくCMOSといえる。

と、脱線はここまでで、プロセスの説明だ。まず始めに酸化膜をひく(膜をつけるのをひくなんていったりする、ほんとは敷くなんだろうけど)。このときの膜厚はだいたい500オングストローム(オングストロームの記号化けちゃうからカタカナ表示だけど、なんかいい手はないものだろうか)で、通常ドライ酸化で膜をつけると思う(酸化工程)。これでStep2終了。酸化膜をひく理由はField酸化膜ができるあたりで述べることになるだろう。

その後、続けてNitride(ナイトライド)膜をつける。続けてというのは、前処理の洗浄などがなしで、酸化膜をつけたらそのまま何もせずということである。もちろん上の酸化膜の処理の前にはウェハー洗浄をしている。前に述べたSC-1、SC-2などである。ちなみに窒化膜と呼んだり、Nitride(ナイトライド)と呼んだり、SiN(Si3N4を使う人もいる)と呼んだりするけど、ここではNitride膜と呼ぶことにした。この膜はだいたい1000から1500オングストロームぐらいの厚さが一般的なんじゃないだろうか。

これをつけるのに使う装置はLPCVDと呼ばれる装置だ。CVDに関してはもう少し後の工程に頻繁に出てくるから、そこで詳しく説明することになると思うが、ここではさわりとLPCVDの特徴を説明しよう。

CVDとはChemical Vapor Deposiotionの略で化学的蒸気で堆積するってことになるが、それじゃあ何のことやら分からん。まあ、簡単に言うと、化学ガスを流してガスの中のつぶつぶ(原子)がウェハー表面にがっちりと堆積するってことかな。

CVDにはLPCVD(Low Pressure CVD)とPECVD(Plasma Enhanced CVD)とAPCVD(Atmospheric Pressure CVD)と代表的なのが3つある。
LPCVDは低圧で行うCVD、PECVDはプラズマガスを使って行うCVD、APCVDは常圧(つまり大気圧でそのままの環境)で行うCVDである。

今回のLPCVDは装置としては酸化炉や拡散炉と同じ形をしていて、石英チューブの中で処理をする。そういえば言ってなかったが、酸化も拡散も炉というがウェハーは炉の中にある石英チューブに入れて処理される。要するに反応ガスは石英チューブの中だけに流れるわけで、外には漏れてこないようになっている(それじゃないと危ないしね)。石英チューブはウェハーの径より大きな長さ2メートルか3メートルの土管みたいなものである。

ちょっと長くなりそうだから、LPCVDの話は次回に続けることにしよう。で、とりあえずNitride膜をつければStep3まで終了。
posted by ピッコロ大魔王 at 11:06| Comment(4) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月13日

番外編

本題とは全く関係ないが、新バージョンにしてみて、テンプレートのデザインを変えてみた。

上のほうにすっきりまとまって見やすくなった。

ついでといってはなんだが、タイトルも「半導体講座」から「神様の半導体講座」にした。たいした意味はないが、昔若者から呼ばれていた、神様というお遊びニックネームからつけた。まあ、昔のおごり高ぶる若者という感じが出ていて良いだろう。今はもっともっと、ずーーーっと謙虚になっている。

残念ながら今年の春に亡くなってしまった、私の恩師に昨年の年初に年賀メールを出したときに、「最近は心穏やかになった、○○です」などと締めたら、「心穏やかになったは面白いですねえ、会ってみたいものです」と返事が来た。アメリカに在住していた恩師とは、幸運にもその後すぐ昨年の春に会うことができ、いろいろと面白い話をした。

さらに、これまたついでといってはなんだが、右側の一番上に目立つようにリンクをもってきた。「CMOS回路設計」も覗いてください。

番外編でした。
posted by ピッコロ大魔王 at 14:10| Comment(0) | TrackBack(0) | 講座 | このブログの読者になる | 更新情報をチェックする

ナイトライド

今日は6時台から死亡だったせいか、10時台にはすでに回復している。

今回はLOCOSプロセスの一環の始まりからである。まずLOCOSについて。LOCOSとはLoCal Oxidation of Siliconの大文字部分をとった略称である。SiliconのところをSeperationなんていう人もいたような気もするがSiliconが正しいのだろう。

これは直訳すれば、シリコンを部分的に酸化するってことなんだけど、日本語的には素子分離の方法の一つである。だからよくLOCOS法なんて呼ぶわけだ。半導体プロセスの中で最も代表的な素子分離法としてLOCOS法がある。

普通トランジスタってのは、1個または2,3個セットで並んで作られるんだけど、それを何千個何万個何億個とウェハーの上にそのまま並べていくと、本来トランジスタを作製しようとしたところじゃない部分に、結果的にトランジスタ構造ができてしまう。こういうのを寄生トランジスタって呼ぶんだけど、これができてしまうと、あるトランジスタを動作させようとしたら隣の寄生トランジスタも動作してしまって、回路として全く成り立たない、てなことが生じる。

寄生トランジスタに関しては、最終的に出来上がりの断面構造を見れば分かるのでそのときまでお預けだ。ちなみに、予期しないで発生してしまうキャパシタンス(コンデンサ)の容量を寄生容量と呼ぶ。

それで、なんとか寄生トランジスタをオンさせないようにしようと考えたわけだ。それをするためには、寄生トランジスタができる部分のゲート酸化膜に相当する部分の酸化膜厚をむちゃくちゃ厚くすれば、トランジスタのVthが(絶対値として)でかくなるから良いだろうと考えた(そうするとよほどでかい電圧がかからない限り)オンしないからね。その結果、トランジスタを作る部分はゲート酸化膜をつける前にSi表面がむき出しになる部分で、他は膜厚が5000オングストロームから10000オングストロームぐらいの厚さの酸化膜でうめた部分になる。

このトランジスタを作る部分をアクティブ(Actvie)領域と呼び、そのほかをフィールド(Field)領域と呼ぶ。一般的には単にアクティブ、フィールドという。さらに、特にフィールド部分にできてしまう、上に述べた寄生トランジスタのことを、フィールドトランジスタと呼んでいる。

フィールド酸化膜の厚さは、プロセスルールによって違うが、より縮小された最新のチップでは5000オングストロームぐらいなんじゃないだろうか。回路中に使われる電源電圧だとか、チャージポンプなどの昇圧回路ででてくる電圧が高ければ高いほど、フィールドの厚さが必要になるわけだが、最新のチップはそもそも低消費電力とか低電圧回路なんてのが主流なので、おそらく膜厚は薄くなっているだろう。

こんな理由で素子分離が行われるわけだが、LOCOS法が出てくるまでは、単にドバーって酸化膜をつけて、アクティブのマスクを使って、Photo工程を通し、その後ウェットエッチによってアクティブ、フィールドを形成していた。しかし、現在では一部のパワートランジスタとかバイポーラトランジスタを除けば、ほとんどがLOCOS法であろう。

LOCOS法の優れたところは、アクティブを狙ったサイズに、マスクパターンのサイズから大きく外れずに作れるというところだろう。これに関しては、LOCOSプロセスの説明が終わって、形ができた後にしたほうが分かりやすいだろう。

今回はここまで。次回はプロセスフローの最初の図からかな。
posted by ピッコロ大魔王 at 11:26| Comment(1) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月12日

Well拡散

Blog死亡時間帯を避けて、朝少し早めに更新。

今回から再びProcessFlow(プロセスフローといってプロセスの最初から最後までの一連の流れのことをさす)にもどる。

この前の続きとなると、Wellインプラを打った後のWell拡散の話になる。忘れてしまった人はしばらく前に戻って復習。

さて、例のごとく以下の図を見てもらおう。

Well拡散

まずインプラ後に何をするかというと、酸化膜のエッチングだ。図の1から2への流れである。もうNwellインプラを終えてしまって、後はレジストを取っ払って、って考えるかもしれないが、そうはいかない。インプラを打つのにMaskとして使ったレジストをそのまま酸化膜のエッチングのMaskとして使う。

ここでの酸化膜エッチはウェットエッチで行うのが普通だろう。そんなに精度いらないしね。エッチング液は前に述べた、NH4FとHFの水溶液を使えばよい。ウェットエッチってのはあらかじめ酸化膜を用意しておいて、ちょっとずつエッチングをして膜厚測定をするってことを繰り返して、その酸化膜に対するエッチングレート(Etching Rate)を算出しておく。その後例えば、そのエッチャント(エッチング液)でこの酸化膜なら何分エッチングするって具合にエッチング時間を決めるわけだ。

例えばここでの酸化膜の厚さをこの前述べたように1000オングストロームだとして、エッチングレートを秒速25オングストロームだとすれば、ぴったりエッチングされる時間は、40秒ってことになる。実際にはエッチング残りなんてのがあると困るので、オバーエッチを10%とか20%ぐらいかける。この場合40秒+10秒ぐらいで十分だろう。あんまりオーバーエッチかけると、サイドエッチがすごくなるからね。

ま、こんなふうにして、ステップ2までいくわけだ。その後、いらなくなったレジストを除去する。これは今では普通プラズマアッシャーを使うのだろう。昔はウェットエッチの後なんかだと熱硫酸加水(80℃のH2SO4+H2O2)でとったりしていたはず。でも、ドライエッチとかインプラ後のレジストってのは真空中で処理されるから脱ガスするし、上からイオンやらプラズマイオンやらでバンバンぶったたかれるのでレジストが硬化してしまっていて、熱硫酸加水ではきれいに取れない。そこでプラズマアッシャーが登場するわけだ。ちなみに単にアッシャー(Asher)とかアッシング(Ashing)なんても言う。

これは言葉の通り、灰にするみたいなものだ。ここでのプラズマっていうのは酸素ガスようするにO2で、このガスを流して酸素のプラズマを作りそれをレジストにぶっつけ酸化してとりのぞいてしまうというものである。原理的にはほとんどドライエッチと同じようなもんで、後日ドライエッチャーというドライエッチの装置の説明のところで詳細は分かるだろう。

そんなこんなで、めでたくステップ3まで到達。ちなみになぜレジストをとらないといけないかというと、レジストをつけたまま熱処理を行ってしまうと、ウェハー中に余計な可動イオンなどが入り込んでしまうし(トランジスタの誤動作の原因)、その時使った熱酸化炉や熱拡散炉にはレジスト成分が残ってしまい、あとから来るウェハーにも悪さをしてしまうことになるからだ。こういうのを一般的にレジスト汚染なんて呼んだりする。

さていよいよWell拡散である。これはよくDrive in(ドライブイン)なんて言う。ウェハー表面にあったインプラによる不純物原子を深さ方向にドライブインするわけだ。これをやるためには、1200℃ぐらいの高温熱処理が必要になる。それでも、12時間ぐらい拡散炉に入れっぱなしってことになり、半導体プロセスの中では最も長時間な処理の一つである。そりゃー、なげー時間だ。この長時間の熱処理によって、だいたいWellの領域は2umから3umの深さにする。まあ、この深さを狙っているわけだ。その熱処理時にはわずかだが酸化膜が上に成長するようにしている。ここまででステップ4。

最後にこの時できた酸化膜を全面エッチしてステップ5に到達。このときの図のウェハー表面を良くみてもらいたい。インプラを打った部分がへこんでいるでしょう。これはウェル拡散に入る前に酸化膜のパターンをエッチングによってつけたために、Si表面がむき出しの部分は、反応律速で酸化膜の成長が早く、酸化膜が残っている両端の部分では、拡散律速により中心部分よりも酸化膜の成長速度が遅いってことから生じる現象だ。酸化膜はだいたい3:2の割合でSi自体も食われるって話を以前したけど、それによって最後に酸化膜を全面取っ払ったときに、より酸化が進んだSiむき出しの真ん中だけがへこむことになる。

なんでこんなことをするかというと、次のMaskステップに行くときに、マスクの位置をウェハーのパターンに合わせることができるようにするためだ。もし、このインプラ後の酸化膜のパターンエッチをしないで(ステップ2の部分ね)、そのままウェル拡散に進んだりすると、最後の酸化膜全面除去の後は、Siウェハー上はまっ平らで、次のマスクをあわせる目印がなくなってしまう(S/Dインプラなんかだとインプラの跡が残ったりするけど、Wellインプラ程度では後はほとんど見えない)。ゲート電極のエッチングとかこのあとでてくるLOCOS作製のエッチングでは、次のマスク合わせのために、エッチングされた膜のパターン自体が残っているので問題ないが、この最初のWellの工程だけは、このような匠の技が必要になる。なかなか賢いでしょう。

マスク合わせの話については、もう少ししたら細かく説明する。

今回はここまで、次はLOCOS作製の一連のプロセスがスタートかな。
posted by ピッコロ大魔王 at 09:39| Comment(0) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年05月11日

インプラの原理

しかし、ここのBlogは朝10時台はほぼ死亡だな。
予告通り今回は前回の続きというか、保留項目のインプラ装置の簡単な原理とちょっとした小ネタを。

インプラってのはどういうふうにやっているかというと、まずB(ボロン)やP(リン)などのイオン種のソースが必要だ。イオン源、イオンソースなんていったりする。このソースってのはどういう形であるかというと、固体だったり気体だったりする。昔は違ったかもしれないが、一般的には固体ソースを使うんじゃないだろうか。

では、順を追って説明しよう。以下の図を参照して頂戴。

Impla

この絵、結構面倒だった。ま、そんなことはどうでもいいか。

まず、一番左のイオン源の中ではフィラメントがあって、そこに電流を流して熱電子を発生させる。その熱電子がソースである分子や原子にぶつかって、分解しイオン化する。例えばこの場合B(ボロン)がB+(ボロンイオン)になったとしよう。その後、イオン源の部屋の外にある引き出し電極ってのでイオンを引き出す。とっても簡単に言ってしまうと、B+に対してマイナスの電圧を引き出し電極にかければ、B+が引っ張られ、ビーンって飛んでくることになるわけだ。

その飛んできたのが、質量分析って部屋に入る。取り出したいイオン、この場合B+だけを出力するために、ここでは磁力がかけてあって、イオン自体を90度まげて飛ばすことになる。ここがポイントで、例えばB+より重いイオンは曲がりにくいため、図の右側の矢印のほうに飛んで行き、B+より軽い分子は曲がりやすく、図の左側の矢印に飛んでいくことになる。その結果、B+だけが真ん中の本線をたどることになる。

ソースの中でイオン化するっていっても、Bだけでも2価のイオンがあったり、わずかに残る不純物質(真空装置だからほんとは純粋にソース原子だけになる)の原子から別のイオンができたりと、最初から純粋にB+だけが取り出せるわけではない。

質量分析で曲げられて、邪魔なイオンは分析スリットでせき止められ、B+だけを次の加速管の中で加速することになる。まあ、図にあるようにウェハーと質量分析の出口のところに電圧をかけてイオンを引っぱって加速するわけだ。そして、最後にウェハーにドッカーンってぶつかって持っているエネルギー分Si原子を押し分けてもぐっていって止まる。この加速エネルギーを上げるとウェハーの深くに打ち込めるのがなんとなく分かるでしょう。つまりこの加速エネルギーで打ち込み深さを制御しているわけだ。

図の左下に書いてある式が、イオン注入量を設定する式である。注入量のことをドーズ量(Dose)とかDosageなんていう。ドーズ面積ってのは、ウェハーの面積であり、6インチとか8インチとかで値が変わってくる。普通は狙いたいドーズ量が決まっていると、それに対してどのくらいの電流を使うかを決めれば、この式からイオン注入の時間が決まってくる。電流は大きければ大きいほど時間が短くなって製造工程上は時間短縮でよいかもしれないが、ばらつきとか装置上の性能によってあまり極端なことはしない。例えば1秒と10秒では時間の測定誤差からいっても10秒のほうがいい。

で、装置の図のウェハーの周りのファラデーカップっていうのでイオンによる電流量を測定して、ちゃんと狙ったイオン数が打ち込まれたかを測定している。

この式に適当に数字を入れてみるとなんとなくわかるでしょう。ちなみに電流は通常Medium CurrentでuAオーダー、High CurrentでmAオーダーってところかな。だから10の12乗とか15乗とかのドーズ量でuA、mAの電流を設定してだいたい10秒ぐらいになれば適当かな。

ちなみに、深く打ち込みたいときは、2価のイオンなんかを使う。加速エネルギーにも限界があるから、その範囲内ということになれば、軽ければよりスピードが上がるよね。質量分析のところでB+の変わりにB++を取り出すようにすれば良い。このときは式のC(クーロン)の数字を変えないといけない。だって、B+ではイオン1個に対して電荷1だったのに、B++ではイオン1個で電荷2だから、同じようにカウントしてしまうと、イオンが少ないことになってしまう。ということは、Cは?。後は自分で考えて頂戴。参考までにB++ははっきりいってあんまり安定してないからめったに使わない。

加速エネルギーはだいたいkeVという単位で、通常ケブなんて発音する。

インプラもかなり奥が深くて、イオンを打ち込んでいるうちにウェハーがチャージしてしまう(帯電)のを押さえるために、エレクトロンシャワーなんてものを降り注いでいたり、まあいろいろ工夫を凝らしている。後は真空技術の塊であったりと、専門でやるには奥が深い。興味のある人もしくはこれから専門家になる人は専門書でみっちり学ぶ必要がある。今回示したものは、本当に基本中の基本の大まかなものである。

今回はこの程度で、インプラに関してもおいおい補足が出てくることだろう。さて、次回は何だっけ。そろそろ装置の予備説明はだいたいOKなのでプロセスとして次に進むか。Wellインプラの続きからだな。いやー、今日は史上最強に長かったかも。
posted by ピッコロ大魔王 at 10:23| Comment(4) | TrackBack(0) | Impla | このブログの読者になる | 更新情報をチェックする

2004年05月10日

インプラ

サーバがあまりにも重く、マイブログにすらなかなかたどりつけないので今日はやめようかと思ったが、少し回復したようなので、気をとりなおして再開。

今回は、前回の予告通り、インプラである。インプラとは正確にはイオンインプラ(Ion Impla)とかイオンインプランテーションとかイオン注入なんて言う。自分はあまり使わなかったがI/IとかI2なんて表現する人もいる(Ion ImplaのIとIね)。このインプラっていうのは骨とか歯とかでインプランテーションなんてことをいったりするから、想像つく人もいると思うが、注入っていうか埋め込みみたいなもんだ。

要するになんかのイオンをある深さに埋め込むわけだ。この場合、なんかのイオンっていうのは、B(ボロン)、P(リン)、As(ヒ素)だと思えばまず間違いない。
これらのSiに対しての不純物と呼ばれるものをウェハー中に入れる方法がインプラなのである。ではなぜこんな方法がとられるのだろう。

以前少し触れたが、不純物をウェハー中に入れるためには、Depositoin(デポ)とかDoping(ドーピング)と呼ばれる方法もある。これは、拡散炉と呼ばれる形としては酸化炉と全く同じ装置を使い、その中に例えばB(ボロン)をウェハー中に入れたければ、BBr3というガスを混ぜ、P(リン)を入れたければPOCl3(業界ではポックルなんて呼ぶ)というガスを混ぜて熱処理を行う。するとウェハー表面にこれらのガスによりBやPが入り込むわけだ。今でもゲート電極に使われているCVD膜である多結晶シリコンをN型のSiにするためにPOCl3によるドーピングが使われている。

しかしながら、この熱処理の拡散という方法では、不純物の注入量が正確にコントロールできない。だから、ドバーってべったりとドーピングするとき以外には今では使われない。イメージとしては水蒸気の中に入って皮膚にべったりと水滴がつくってな感じで、ボロンやリンがべたってウェハー上につくって感じ。その表面についた不純物が熱処理によってブワーってウェハー中に潜って広がっていくわけだ。当然その不純物の濃度勾配は深さ方向に熱拡散の拡散方程式による分布をとることになる。ベターってつくから拡散路の掃除も大変なんだけどね(こまめに掃除しないとパーティクルの発生源になる)。

これに対して、インプラっていうのは非常に優れていて、注入するイオンの数を一個単位で制御でき(まあ実際には1個単位でやっているわけではないが)、おまけに注入する深さまでコントロールできる。深さに関しては、当然分布は持つが、分布の頂点をターゲット深さとすると、いきなりウェハーの表面下3000オングストロームなんてところに打ち込めたりするのだ。

その制御はどうやってしているのかというと、イオン数は電流の量としてカウントし制御していて、深さはイオンを加速するときのエネルギーで制御する。その仕組みはちょっとした図が必要なのだが、絵を描くのが面倒なので次回にするとしよう。

イオン注入の装置としては一般的にはMedium Current(ミディアムカーレント)インプラという中電流の装置とHigh Current(ハイカーレント)インプラという高電流の装置がある。Medium Currentは名の通りそんなにでかくない電流だから、インプラできる不純物の量もそんなに多くなく、最初のほうの工程で使う。High Currentの場合はたくさん不純物を注入でき通常は最後のほうにあるS/D(ソースドレイン)のインプラのように電極としてかなり濃い不純物が必要な場合に使う。

現場的には当然注入量の多いHigh Currentのほうがウェハーの処理に時間がかかる。そして、装置は電流のお化けだからやたらめったらでかい。High Currentなんかは4畳半ぐらいあるんじゃないかな?

ちなみに正確な注入量が必要なのは、例えばWellなどの拡散層を回路上の抵抗として使ったり、トランジスタの心臓部であるチャネル部分の不純物濃度がVthを決めている、などの理由である。

さ、次回はインプラの仕組みというか機構のはなし。どうやって絵を準備しよう。
posted by ピッコロ大魔王 at 13:17| Comment(6) | TrackBack(0) | Impla | このブログの読者になる | 更新情報をチェックする

2004年05月07日

デベロップ工程

さて、今回は現像(Develop)のことをさらりと。

露光が終わったレジスト付きのウェハーを現像すると、マスクパターンの通りにレジストパターンができる。その後、エッチング工程やインプラ工程に進むわけである。どんな感じかというと、前に示したのと同様に、以下の図のようになる。この場合ポジレジストのサンプルである。

Develop

半導体用の現像液はほとんど強アルカリのTMAH(TetraMethyl Ammonium Hydroxide)っていう薬品がベースになっているはず。それにあれこれ混ぜて化学会社が現像液として売っている。そういえばレジストは樹脂と溶剤って書いたけど、界面活性剤も入ってたかなあ。現像液にも界面活性剤はいってるだろうなあ。これは、ぬれ性っていうパラメータがあって大事なんだよね。

レジスト塗布とデベロップの装置をまとめて、コーターデベとかよび、トラック系(何本もレールがあって同時並行に何列かで処理するので)の装置なんて言い方もある。要するに似ているわけだ。デベの場合、ウェハーの大きさのカップの中(小さな綿菓子作り機みたいな周囲を囲んだカップ)にウェハーをロードして最初にタラーっと現像液をたらして、数秒浸しておく。するとその後装置が勝手にウェハーをくるくる回し始め、現像液を遠心力で飛ばし、リンス液なるものでウェハーを回しながら表面を洗う。で、おしまい。

その後、オーブンで80度ぐらいの温度でちゃんと乾かして、レジストを固めて一連のPhotolitho工程が終わりになる。

ところで、製造工程的には、レジストコーターやデベの装置のカップはレジストなどでべたべたに汚れるので、毎日きれいにしないといけない。そこがパーティクルの発生源になったりするのでね。結構これは製造現場の人たちには大変である。まあ、レジストとか現像液のタンクは小さいものでも20リッターぐらいあるから、そういうのを装置にセットするのも大変なんだけどね。

現像のところで起こる不良として多いのは、現像不足と現像しすぎ。実はこれは現像装置自体がトラブって起こる場合もあるが、多くは露光の問題である。現像装置自体が原因っていうのは、現像液をたらして、回り始めるまでのじっとしている時間が長かったり短かったりで起こる。長ければ現像され過ぎで線幅が細くなり、短ければ線幅が太くなる。

露光が原因の場合は、そもそも露光時間を決めてあるのに、その露光時間がステッパーなどの故障で短くなったり長くなったりすることによる。露光が長ければオーバー露光で、ポジの場合は線幅が細くなり、短ければ太くなる。さらに、レジストの膜厚がもともとの設定よりも薄い場合などは、露光、現像が正常でも結果としてオーバー露光になり線幅は細くなる。逆にレジストが厚すぎると線幅は太くなる。

実はここで線幅線幅って出てくるけど、この線幅が最重要パラメータなのだ。要するに1umのゲートのトランジスタを作りたいとして、ターゲットを1umにして、そのスペックを±0.1umなんてことに設定すると、現像が終わったあとに線幅測定をする。そしてそのスペックの範囲に入ってないと、もう一回やり直しとか、なるわけだ。しかし、これは一般的に全数検査じゃないので、それをすり抜けてエッチングまで行ってしまうと、もう直しようがないので、その段階でNGとなる。ようは捨てちゃうわけ。ウェハーって1枚何万円もするから、捨てなくてもいいようにしょっちゅう線幅とか膜厚とかを測定しながらチェックするわけだ。

まあ、この辺の話は、もっと詳しく説明する必要があるのだが、おいおい説明するとしよう。

この現像までのPhoto工程で重要なのは線幅制御とパターンがちゃんとウェハー表面までぬけて出来ているということだ。パターンがちゃんと抜けるかという問題は後半の工程に多い。

配線のAl工程以降になるとそれまでの加工の段差が積み重なって山と谷がきついので、前にも触れたようにレジストの膜厚を厚くしてちゃんとレジストがカバーするようにするんだけど、これらの工程では露光時間を長くしたりしないと、レジストがちゃんと現像されないので(ポジの場合)、他の工程より時間がかかって大変だったりする。現像不足が起こりやすいのもこの後半の工程である。

ざっとこんなところだろう。これでPhotolitho工程はほぼ終わりだ。次は何だろう?そうだそうだ、Wellインプラのところから続いたんだから、次はインプラの話だ。これも結構面倒だ。
posted by ピッコロ大魔王 at 09:41| Comment(5) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。