2004年04月30日

Resist Coater

ResistとCoaterの話の続きである。

Resistにはネガとポジがあるという話をしたが、ポジ、ネガそれぞれの中にもまだまだいろいろな種類がある。

Resistって硬さがあるんだよね。普通その規格を100CPとかいう数字で表す。CPって粘性の単位でCenti Poiseのことだったと思う。レジストってそもそも感光樹脂と溶剤でできているはずなんだけど、その溶剤の量を増やしたり減らしたりすることで、粘性を変えていたと思う。なんでこんなことをするかというと、膜厚の制御をするため。

Resistってどうやって塗るかというと、ウェハーの表面にポタってレジストの適量をたらして、クルクルクルってウェハーをまわして、遠心力で余分なレジストが外にぶっ飛んで、均一な厚さのレジスト膜ができることになる。このときの回転数は5000rpmなら5000rpmで、いちいち別の条件にしない。だから、膜厚を別の厚さにしたいと思ったら、粘性を変えて別の厚さを作る。だって、同じ回転数で同じ時間だけ回したら、ねばねばのほうが外に飛びにくくて、厚いまま残るでしょ。

なんで厚さの違うレジスト膜が必要かというと、製品によって断面的にものすごい段差がつくから、あまりやわらかくて薄くなるレジストだとその段差をカバーできなくなって、困るからだ。まあ、これもそのうち説明するだろう。

他には、露光の光源によってもレジストは違う。レジストの感光樹脂ってのはある範囲の波長の光に対して最も効率よく反応するようにできているので、その波長用のレジストを使わないとうまく感光できなくなる。ステッパーなんかでは初期のG線からi線、KrFエキシマレーザーと波長が違う光源を使っている。だから、i線ならi線用のレジストを使わないとうまく露光できない。

また、最後のほうの配線工程などでは、ダイ入りレジストなんてものを使う。ダイってのは細かいつぶつぶの粒子だと思えばよい。つまりつぶつぶレジストだ、なんかお菓子みたいだ。なんでこんなものを使うかというと、これもなるほどと思える理由である。配線では普通金属を使う。今ではCu(カッパー)配線なんてものもあるが、メインはAl(アルミ)配線である。

まあ、どっちでもいいが、さすがに金属だけあって、ピカピカきれいである。このピカピカが困るのだ。露光の光がAlの表面で反射されてしまい、おまけに結構良い反射率なので、パターンの段差などにより、思わぬところに光が反射されてしまう。すると露光されては困るようなところまで露光されてしまうということだ。それを避けるために、メタル工程(配線工程のこと)以降ではダイ入りレジストを使って、ダイによる乱反射によりそれを避けるようにしている。

最後にCoaterの装置の中での簡単なフローを説明する。まずウェハーをセットするとベルトコンベアーみたいなので自動的にウェハーが装置内を動いていく。そして最初はプリベイクとかいってちっちゃい釜で暖める。これはレジストがウェハーにくっつきやすくするためにやる。その後レジストを塗布する。先ほど説明したように、ポタっとたらしてぐるぐる回す。その後横に移動して、軽くまたベイク(Bake)して終わり。これが連続的に後から後から、アリの行進のように続く。ちなみに、露光が終わると、次の工程であるエッチングとかインプラをする前に、本格的なオーブンの中でベイクをする。それは確か80℃位だったっけなあ。

これで、一連のレジストがらみのCoating工程はおしまい。めでたしめでたし。大事なこと落としてないかなあ?まあいいや、思い出したらつけたそう。次回はいよいよ、露光そのものかな。
posted by ピッコロ大魔王 at 09:57| Comment(1) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年04月28日

Photolitho工程

今回から数回パターン加工の要、Photolitho工程の話になると思う。めんどくさいから今後はPhoto工程と書く。

Photo工程は大きく分けて、3つに分かれる。レジスト塗布、露光、現像の3つである。レジスト塗布のことを一般にResisit Coatingと呼んでいて、その装置のことを、Coater(コーター)という。露光は、一般の人でももしかしたら知っているのではないかと思われるほど有名な、Stepper(ステッパー)という装置で行う。昔は、Aligner(アライナー)とかProjection Aligner(プロジェクションアライナー)などと呼ばれる装置も使っていたが、今ではほとんどがStepperだろう。現像はDevelop(デベロップ)といい、略してDepe(デベ)などと現場では呼ぶ。その装置のことをDevelopper(デベロッパー)という。

まずはCoatingから。ウェハープロセスのパターン加工には、写真技術と同じ原理を使っていると前回述べたが、その写真のフィルムに値するものが、レジスト(Resist)と呼ばれるものである。このレジストは、有機溶剤でできていて、かなりくさい。だから、Coaterのある部屋にあまり長くいると、くらくらしてくる。

レジストに関しては、これまたそれだけで一大分野ができているぐらいなので、細かい組成や材料や反応の仕組みなどは専門書などで勉強してもらいたい。何せ、化学会社が一手に引き受けて作っているほどなので、詳しくやればそれほど専門的なのだ。ちなみに東京応化とかで検索すると日本語で詳しいのも出てるかも。ということで、基本的なところだけを述べる。

まず、最初に言っておかなければならないのは、ネガとポジの話だろう。レジストには写真と同じようにネガとポジがある。そもそもレジストというのは光が当たると感光して、化学変化により状態が変化することを利用して、パターンを形成している。ネガというのは、現像すると光の当たった部分が残り、光の当たっていない部分が溶けてなくなるという性質を持っている。これに対してポジの場合は、現像すると光の当たった部分が溶けてなくなり、光の当たっていない部分が残るという性質を持っている。

通常、露光というのは、ガラスマスクという回路パターンが書かれているものを使って、光の当たる部分や、あたらない部分をわけている。ネガとポジの分かりやすい仕組みを、ガラスマスクも含めた以下の図で示す。

ポジネガ

この図を見ると、ネガとポジでパターンがでんぐり返るのがイメージとしてよく分かるであろう。同じマスクを使い、まさにNegative(ネガ)とPositive(ポジ)に分かれている。このネガとポジの違いがまずResistの最初の重要ポイントである。

このネガとポジの違いによって、特徴がある。ネガの場合で考えてみよう。先ほどの図で、光の当たる当たらないの境界線がある。これは実際の回路パターンとしては、四角いパターンの1辺だったりする。これをパターン中心に考えて4角形の島を作りたいとする。こういうのを残しパターンという(逆は抜きパターン)。実はウェハープロセスの回路パターンとしては、残しパターンのほうがトランジスタの作製に重要なものが多い。

で、残しパターンをネガでやると、残したい部分に光を当てることになる。その4角形はある大きさを狙って作ってあるのだが、光が当たらない部分が溶けるとなると、うまーくレジストの上から下まできれいに光が当たってくれないと、外側が余計に削れてしまう。そうすると4角形の大きさが狙ったのよりも小さくなってしまう。

逆に、ポジの場合は、光が当たったところだけを溶かして取り除くので、しっかり光を当てないと、4角形は狙った大きさよりも小さくなってしまう。こういう性質があるのだ。
ちなみに、光を当てすぎるとオーバー露光、光を当て足りないとアンダー露光という。

半導体の初期のころは、ネガしかなくて、微細加工が必要になるとポジがでてきて、ポジが主流になった。でも、その後いろいろ改善されて、今ではネガでも十分微細加工に使えるのではないだろうか。ただ10年前ぐらいの知識で止まっている人間としては、どうしてもポジのほうがネガより優れているという感覚はぬぐえない。でも、回路上の要求とプロセスステップ上どうしてもネガじゃないとできないとかいうのもあるから、一概には言えなかったけど。

ちょっと長くなったので次回に続く。次もダイ入りレジストとか、光源の波長との関係とか、Coaterの装置でやるプロセスの話をする。
posted by ピッコロ大魔王 at 10:29| Comment(3) | TrackBack(0) | Photolitho | このブログの読者になる | 更新情報をチェックする

2004年04月27日

Wellインプラ

いやー、週末あけて新しい記事更新したらアクセスがすんげー増えてビックラこいた。今日は全国的に天気も悪いし、あ、日記じゃなかった。

本題です。今回はWellインプラというお題だが、今後新しいプロセスがどんどん出てくるので、そのつど横道にずれることになるだろう。

Wellってのは井戸っていう意味なんだけど、まあウェハー基板中に井戸のような構造ができるってことかな。基本的なことから復習すると、CMOSプロセスってのはPMOS、NMOS両方を一つのウェハー基板上に作ると以前述べた。そして、一般的にはB(ボロン)があらかじめ混入されているPタイプの不純物半導体をウェハー基板として使うことが多いとも述べた。

しかし、Pタイプの基板の上にNMOSを作るのは当たり前にできるが、PMOSを作るのは当たり前にはできない。だって、PsubにP+のソースドレイン作ったって、全部同じ極性だから、ただの電流の通り道で、常に電流がつーつーのオンしっぱなしのトランジスタにしかならない。これじゃあ、抵抗として使うのならいいけど、スイッチとして使うトランジスタにはならない。

そこで、昔の人は知恵を働かせた。Psubの中にN-の領域を作って、あたかもNsubのように振舞う場所を作ってあげればいいだろうと。その領域にPMOSを作ればちゃんとトランジスタになるというわけだ。その領域のことをWell(ウェル)と呼び、NタイプのWellをNwellと呼んでいる。

じゃあ、そのNwellを作るためにはどうするか。Nタイプの不純物半導体をSi基板中に入れないといけない。ウェハー中に後から不純物を入れる方法としてはDeposition(デポジション)というのとImpla(インプラ)という方法がある。注入する量のコントロールが良いのはインプラのほうなので、ほとんどの場合にインプラを使う。で、今回のNwellの形成のための不純物注入にも、インプラを使い不純物としてはP(リン)を使用する。デポジション(デポ)もインプラの詳細も次回以降説明する。

さらに、Nwellの領域を作るためにある特定の部分だけにインプラをするために、パターン加工をしなければいけない。その仕組みは、写真技術と同じ仕組みだ。写真のフィルムに値するのが、レジスト(Resist)と呼ばれる有機溶剤で、それを光で露光し、現像すし、ウェハー上にレジストでできたパターンを作成するわけだ。そのパターンの窓が開いた部分だけに、インプラされるようになる。このパターン作製の工程をPhotolitho(フォトリソ)工程などと呼び、Photolithographyなどとも言っている。これも次回以降に詳しく述べることになるだろう。

さて、言葉で説明していても良く分からないと思うので、以下の図を見てもらおう。とりあえずNwellインプラまでのプロセスステップだ。

Wellインプラ

これは、前回のInitial(最初の)酸化膜を除去した後からの続きだ。
まず1から始め、2で酸化膜をつける。だいたい1000Åぐらいかな。Dry酸化でやると思う。この膜は、インプラを受けると一番表面にダメージを受けるので、そのダメージがSiウェハー表面に直接行かないように保護膜として使っている。また、その後のMask(パターンが書いてあるガラスでできたもの)合わせのための跡残しのためにも必要だ(これは、露光のところで詳しく述べる)。

次に3でResistを乗せて、4で露光、現像をしてResistでできたパターンを作る。その後5でウェハー前面にインプラでP(リン)を打ち付けると、4で作ったResistのパターンの窓の開いた部分のSi基板中にだけ、P(リン)が注入されることになる。ちなみに、他の部分はResistの厚さでインプラされたP(リン)がSi表面まで届かないわけだ。

今回も激しく長くなってしまったが、次回は予告通り横道にそれて、Photolitho工程の話をしばらくする。その次はインプラかな。
では続く。
posted by ピッコロ大魔王 at 10:35| Comment(0) | TrackBack(0) | Impla | このブログの読者になる | 更新情報をチェックする

2004年04月26日

乾燥

今日は大サービスで2回目やってしまおう。前回の予告の通り乾燥の話。まあ、短くてすむだろうから、2回目でもいいだろう。

乾燥というと、なんか普通にある言葉だし、そんなの大事なのかなあ、などという感想を持つかもしれないが(駄洒落ではない)、これが結構大事なのだ。

一般に乾燥工程というのは洗浄工程の後に行う。洗浄の最後は純水できれいに洗うんだけど、それをそのまま出して置いといただけでは、乾かない。当たり前だ。しかし、これが結構重要なのだ。ぬれたままだと、空気中のパーティクルも取り込んだりしてせっかく洗ったのに、また汚してしまう。

さらに最悪なのは、通称ウォーターマーク(Water Mark)なるものができてしまうことだ。洗浄のときにも少し触れたが、きれいなSiウェハー表面は水があるだけで、わずかながら酸化膜ができてしまう。これは、とても困る。本来酸化膜があるべきところじゃない所に酸化膜ができてしまうのだから、何か不具合が起こっても不思議じゃないし、実際に不具合が起こる。この水が残ったためにできる酸化膜のことをWater Markという。

また、パターン加工がされているウェハーというのは、高さ的に段差があるわけだけど、乾燥をしても十分乾燥されていないと、そのパターンの段差部分に水が残る。そのまま酸化炉とか拡散炉の高温熱処理を行う炉に入ってしまうと、水が残っている部分に酸化膜が余計についてしまうことがある。一般にはこっちのほうを特にWater Markと呼ぶんだけど、これは非常に困る。例えば後で出てくるゲート酸化膜を作る工程でこんなことが起こると、その部分の膜厚は異常に厚くなり、膜質も悪くなり、耐圧が悪くなったりする(耐圧もそのうち出てくる)。もうトランジスタとしては、ぼろぼろ。

イメージとしては、長方形のパターンの直角の角に、扇形の予期せぬ酸化膜のパターンができてしまうという感じだ。まるで扇状地みたい。

さて、乾燥には普通Spin Dryer(スピンドライヤー)という装置を使う。洗濯機のでかいような装置で、空気を引きながら、くるくる回しながら遠心力で脱水するような感じだ。一分間に何回転かは忘れたが、せいぜい1分か2分まわすと乾燥が終わる。ポイントは水から上げたらすぐ装置に入れて乾燥することだ。実は、もう一つ大きなポイントがあって、それはウェハー表面が、親水性になっているか疎水性になっているかによって乾燥がうまくいく行かないがあったりする。

一見、疎水性になっていたほうが水をはじいていいような感じもするが、実はそうでもない。疎水性になっていると、上に述べたパターンの角っこで、水が止まってしまいそのまま残る場合がある。それに対して、表面が親水性の場合は、遠心力でつーーって感じできれいにウェハーの端まで流れて行ってくれるので、こっちのほうが水がきれいさっぱりなくなったりするわけだ。うーん、深いねえ。

他にも、IPA洗浄というか、IPA乾燥というのがある。これはイソプロピルアルコールにウェハーを浸けて、アルコールの揮発によって乾燥させるという方法だ。これは、うまくやらないと、アルコールのカスが残ってしまうので、使わない場合も多い。注射の消毒するときも、乾燥すると白く跡が残ったりするでしょ。

結局また長くなってしまったが、乾燥に関してはとりあえずこれで終わり。だらだら書いていただけだから、長くなってもそれほど苦労ではなかったが。次回は、いよいよ最初のパターン加工、Wellがスタートかな。
posted by ピッコロ大魔王 at 22:11| Comment(0) | TrackBack(0) | Etching | このブログの読者になる | 更新情報をチェックする

洗浄工程

最近では定例のようになってしまった週末の休講を経て、再び再開。今回は前回の予告通り洗浄のお話。洗浄工程も半導体プロセスの中では重要な分野で、いまや一大分野を築いている。だから、ちゃんとしたお勉強は専門書で行ってください。まーとにかく歴史が古く、いろいろな変遷があり、複雑である。

さて、洗浄とはそもそも何のために行うのであろう?先日、この講座でもさらりと述べたが、目的とは大きく分けて2つある。

1:パーティクル(ゴミ)を減らす。
2:金属汚染を避ける。

以上の2つである。まずパーティクルに関してだが、半導体業界では、ウェハーの上、環境(工場内の空気中)内、装置内、薬液中などの中にあるゴミのことを一般にパーティクルと呼んでいる。で、このパーティクルは半導体製品を作るうえで、とても問題となる不具合を起こすことが分かっている。だから、何とかしてこのパーティクルを減らそうと考えているわけだ。

例えば、普通半導体工場内の製品を作る部屋のことを、クリーンルームと呼んでいるが、これはパーティクルが少ないという意味でクリーンなのだ。じゃあ、どうやっているか?まず空気をきれいなものと入れ替えるように循環させているのだが、その途中にヘパフィルター、とかウルパなどと呼ばれる非常に目の細かいフィルターをかまして、そこでパーティクルを捕らえるということをやっている。

クラス10(テン)とかクラス100とかいう言葉がクリーンルームの清浄度を表す言葉として使われるが、これは1立方メートルあたりの0.何μm以上のサイズのパーティクルがいくつあるかという単位である。そりゃーもうすごいレベルなのだ。普通のみんなが暮らしている部屋の環境は、おそらくクラス何万とかクラス何億といったレベルだろう。

装置内もしかり、使う薬品もしかりで、とにかくパーティクル管理というのが重要なのだ。しかし、ウェハーを加工していく段階でどうしてもウェハー表面にパーティクルが付着してしまうことが起こる。そりゃあ、クラス何とかといってもクラス0(ゼロ)じゃないからね。

だから、膜をつけるプロセスの前には必ずパーティクル除去のための洗浄をすることになる。まあ、エッチングなどの加工をした後のカスをとるときや、レジストをとった後にも洗浄するけど、重要なのは成膜工程の前だ。なぜなら、パーティクルがあった場合に、新たにその上に膜が積層されてしまったら、取り除けなくなるからだ。そうすると、そのパーティクルが悪さをしようが、それ以降はなすすべはなしとなる。

ちなみに、洗浄に使われている、半導体工場の水は純水と呼ばれていて、不純物が全くない水だ。まったくというと言いすぎかもしれないが、限りなくゼロに近い。普通の水道水にはカルキや多少の鉱物(金属)が入っているし、おいしい水と呼ばれる清水などには鉱物のイオンがいろいろ混じっている。しかし、この不純物が、パーティクルになったり、金属汚染のもとになる金属イオンになる。

だから、特殊な装置を使って、純水というのを作る。純水は不純物がないので、電気を通さない。だから、工場では純水のレベルを管理するために、水の抵抗(比抵抗だっけな?)を常時計っている。確か、11メグとかが基準値だったような気がするが、よく覚えていない。11メグというのは11MΩ(メガオーム)のことで、すんげー抵抗が高く、ほとんど電流を通さないってことがわかる。

2番目の金属汚染っていうのは、金属イオンがウェハー表面とかにつくと、簡単にウェハー内部に取り込まれたり、成膜された膜中にトラップ(捕捉されてしまうことをこう呼ぶ)されてしまうという意味だ。金属がトラップされてしまうと、本来電子やホール(正孔)だけがキャリアとして動作するはずのトランジスタなどに、可動イオンと呼ばれる動きやすい金属イオンが存在することになり、その動きで誤動作や、リーク電流(漏れ電流)が増えてしまうことになり、トランジスタとして機能しなくなったりする。すると、製品としては使い物にならない。

また、金属汚染というのはかなり厄介で、最初は適度に分散されているから、問題にならなくても、使っているうちにどこかに集まってきて、そのうちデバイスが壊れたりする。こういうことがないように信頼性試験と呼ばれる、高温高湿高バイアスの加速試験をするのだが、金属汚染が厄介だということに変わりはない。だから、何とかして金属を除去しようと苦労しているわけだ。

長々と説明してしまったが最後に、洗浄液について。数回前にも述べたが、洗浄液の有名どころでは3つぐらいある。

SC-1:NH4OH:H2O2:H2O(1:1:5)
SC-2:HCl:H2O2:H2O
硫酸加水:H2O2:H2O(ほどほど:大量)

SC-1はパーティクル除去が主目的で、ちょっとした化学反応で表面をわずかに削って(エッチングして)パーティクルとともに取り除く。SC-2は混合比率は忘れちゃったけど、金属不純物を取り除く。上記両者は、連続して行われ、温度はだいたい80℃とか90℃のはずだ。ちなみにこの一連の洗浄で、自然に酸化膜がウェハー表面にできてしまうから(実は純水につけておくだけでも、きれいなSi表面にはわずかに酸化膜ができてしまう)、すぐに希フッ酸(HF:H2Oが1:50とか1:100だっけな?)で自然酸化膜を取り除く。これで、一般的な成膜前の洗浄は終わり。

硫酸加水は、昔はパーティクル除去にも使われたけど、今ではかえってパーティクルを増やすなどという説もあり、レジスト除去後の残りかす完全掃除的に使われることが多いんじゃないか。これも、80℃ぐらいの温度だったような気がする。

そのほかにも、RCA洗浄等というものもあるが、これは昔、アメリカのRCA社が発明した洗浄方法で、今では使われているかどうか分からない。基本的にはSC-1と同じようなものだ。

以上説明した細かい機構や洗浄の反応の仕組みなどは、専門書で詳しく述べてあるので、そこで勉強していただきたい。

次回は何にしようかなあ。乾燥とか洗浄不足の不具合の話でも短くしようかな。続く。
posted by ピッコロ大魔王 at 10:11| Comment(13) | TrackBack(0) | Etching | このブログの読者になる | 更新情報をチェックする

2004年04月23日

エッチング

さて今回はエッチングの話だ。エッチングっていうと半導体プロセスの場合、膜を削ることをいう。方法としてはウェットエッチとドライエッチの2種類ある。

ウェットエッチは、化学薬品の水溶液を使い化学反応によって膜を削るものだ。ドライエッチは、一般にはチャンバーという容器を真空に近づけ、エッチングガス(化学ガス)をプラズマ状態にし、電極の間で加速した反応ガスをウェハー表面にぶつけて、メカニカルな力と化学反応の力で膜を削るものだ。

大きな特徴としては、ウェットエッチは簡単で速い、でもドライエッチは難しく、Etching rate(エッチング速度)も遅いが非常に精度よく加工できる。その違いは、図で見たほうが良く分かるだろう。以下の図を眺めてもらおう。

エッチング

図中のレジストって描いてあるところは、そのうち説明するが、何かの膜を削るときに、マスクとして削りたくない部分を隠す有機溶剤でできた膜だ。それは置いといて、ウェットエッチとドライエッチの図を見比べて欲しい。ドライエッチは真直ぐすとんと下に削れているのに、ウェットエッチは横方向にも削れているのが分かるだろう。

この横方向に削れるというのが曲者だ。狙った線よりも余計に削れてしまうわけだからね。このように形状的に両者のエッチングには大きな差がある。

ここでは、まずウェットエッチの話をする。ドライエッチはまた後で。

ウェットエッチの対象の膜としては、酸化膜(SiO2)、窒化膜(SiN)、Al膜がある。まあ、最近ではAlをウェットで削ることはあまりないと思うが、昔はあった。ちなみに、洗浄工程を含めてウェットプロセスなんて言ったりもする。洗浄も広い意味ではウェットエッチに近いからね。

酸化膜のエッチング溶液としては、有名どころでNH4F:HF:H2Oの水溶液、HF:H2Oの水溶液がある。この混合比率は狙っているEtching Rateによって違う。分厚い酸化膜であまり加工精度を気にしなくても良い場合は、速いEtching Rateの溶液をつかい、薄い酸化膜で加工精度を気にするときには遅いEtching Rateの溶液を使う。温度はだいたい25度ぐらいの常温。

薄い膜で速いRateの液を使ったりすると、横方向にどんどんエッチングされたり、Si基板の表面を痛めつけたりで、いろいろと困ることがある。ちなみに横方向のエッチングのことをサイドエッチと呼んでいて、だいたい縦方向の8割ぐらいの比率で削れる。

窒化膜のエッチング溶液としては、リン酸溶液(H3PO4:HNO3)を使う。これは温度を高くして使うので、レジストは使えないから(レジストも溶けちゃう)パターニングに使うときは、いろいろ技が必要だった。でも最近ではパターニングではドライエッチを使うので、もっぱら全面剥離(いらなくなった膜を全部取っちゃう)のために使われる。温度は150度ぐらいだったっけなあ、忘れちゃった。ちなみに窒化膜はシリコンナイトライドなんだけど、普通は簡単にナイトライド膜っていう。Si3N4としないでSiNってするのは、必ずしも3対4できれいにできているわけではないのでこう書く。

Alのウェットエッチは取り除くだけなら、硫酸加水(H2SO4:H2O2)で溶けちゃうけど、加工として使うなら、ナイトライド膜と同じようにH3PO4:HNO3のリン酸溶液を使う。でも、今じゃあほとんどドライエッチだから、この辺は知らなくてもすむだろう。

ついでといっては何だが、ゲートに使うPolySi(後で出てくる)やSi基板もウェットで削ろうと思えば削れる。その場合、HF:HNO3の溶液を使う。でもこれも知らなくて良い。

基本的にはSiO2とSiNだけ押さえとけば今のウェットエッチはOKだろう。詳しい混合比率とか温度の条件は会社や工場によって違うのでなんともいえないが、専門の教科書などでは典型的な条件は載っているでしょう。Etching Rateも工場により膜質が違ったりするので、同じ組成の溶液でも一概には決まらない。検索するならウェットエッチとか酸化膜とかですれば詳しいのが出てると思う。

ちょっと長くなりすぎたが、この辺で終わる。ウェットに関してはプロセス技術の匠的なものがいっぱいあるので、そのうちおいおい説明が出てくるでしょう。次はちょっと洗浄の話でもしようかな。続く。
posted by ピッコロ大魔王 at 17:29| Comment(7) | TrackBack(0) | Etching | このブログの読者になる | 更新情報をチェックする

2004年04月22日

酸化工程

今回は、少し脱線して補足説明。まずは、酸化工程の話をする。

ウェハープロセスの成膜(膜を成長させる)工程には、方法的に分けると3つある。酸化、CVD、スパッタ(Sputter)工程である。ちなみに後者2つはそのうち出てくるだろうから後回し。

酸化というのは熱酸化工程のことで、熱酸化膜をSiウェハー上に作るものだ。実は、酸化膜という膜をつけるという意味では上に挙げたCVDでもできるのだ。熱酸化という言葉の通り、酸化炉と呼ばれる電気炉で温度を上げて、酸素の混じったガスを流して酸化膜を成長させる。

ところで、補足的に説明すると、熱処理工程としては熱酸化工程のほかに、拡散工程というのがある。これもそのうち説明するが、ウェハーの表面部分に注入したB(ボロン)だとかP(リン)などの不純物をウェハーの内部に拡散させる工程である。

さて、酸化の仕組みは以下の図で説明しよう。

酸化

上下に図が分かれているが、まず上から。Si原子の並びがあるが、その上から酸素原子がふらふらきている。それが表面のSi原子と結合するとSiO2という酸化物ができその膜を一般的にシリコン酸化膜という。酸化炉で高温にすることで、ちゃんと共有結合ができるわけだ。で、時間をかければどんどん酸化膜が成長することになる。

下の図を見てみよう。上側の1列はすでに酸化膜ができているので、酸素原子は隙間を通り抜けて、下層の列のSiと反応しなければならない。こうして、時間をかけるとともに、上から順々に酸化膜が厚くなっていくわけだ。

このとき、全く最初やまだ酸化膜が薄い場合には、すぐに酸素原子はSiと反応することができるので、成長速度は「反応律速」である。しばらく時間が経って酸化膜が厚くなってくると、酸素原子がSiウェハーのまだ反応していないSi表面に達するまでに時間がかかるようになるので、成長速度は「拡散律速」なる。

また、最初のSiウェハーの表面を基準にすると2:3ぐらいの割合で酸化膜が成長する。つまり、界面から上に2、下に3ってことだ。だからSiウェハーが割合3だけ酸化膜として食われることになる。これ前回ちょっと出たエッチングで削っちゃうと、この分だけSiウェハーが薄くなるってことだね。これは少し大事なことだから、記憶しておいて頂戴。(比率は逆の3:2だったかもしれない)

酸化の種類としてはウェット(Wet)酸化とドライ(Dry)酸化がある(超ドライ酸化なんてのもあるが、これはマニアックなので、勉強が進んだら各自調べればよい)。ウェット酸化ってのは、実は水を使うんだね。H2Oをガス(水蒸気)として炉の中に流して、水の中の酸素を酸化膜の成長に使う。この特徴は、酸化速度が速いってことだ。だから厚い膜圧が必要な場合にはこの方法を使う。しかし、これは酸化膜中にOH基の水素が取り込まれてしまうことがあるので、膜質としては良くない。成長速度が速いってのも、膜質の悪さに影響する。だから、ゲート酸化膜のような大事な膜には使えない。

一方、ドライ酸化は酸化膜成長に酸素ガスを使う。これは、ウェット酸化の反対で、成長速度は遅いが膜質はよい。だから、膜質、膜厚をシビアにコントロールしなくてはいけないような、薄い酸化膜を作るときにはこの方法を使う。遅い反応スピードのほうが、時間対比で誤差のブレが小さくてすむでしょ。

全体的には、酸化の温度としてはだいたい800℃ぐらいから1100℃ぐらいの温度を使う。酸化の反応速度は、温度が上がると指数関数的に上がるので、その分時間は短くなる。しかし、温度が高いとウェハー自体が反ったり、ゆがんだりするので、温度をノー天気に上げればよいわけではない。もうそれだけで、不良品になったりする。また、ガスの組成配分もいろいろな比率で一回の酸化処理で段階的に微妙に変えている。一般的に使うガスはN2、O2、H2Oといったところ。

酸化工程の酸化プログラムというかシーケンスは、各工場によって微妙に違っていて、それがある意味匠の技になっている。
まあ、とにかく酸化の話を細かく、詳しくするといくらでも技があるので、終わらなくなってしまう。おいおい他にも説明するとは思うが、ちゃんと勉強する人は、ぜひ酸化とか拡散の熱処理関係の専門書で勉強するべし。

次回は、エッチングかな。では、続く。
posted by ピッコロ大魔王 at 17:16| Comment(21) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年04月21日

ウェハープロセス

いよいよ、ウェハー上にトランジスタを作るときの詳細説明を始めよう。

以下の図を見てね。

InitailOx

ここでは、まずPタイプのウェハーを使うことにする。まあ、今では、世の中一般に、PタイプつまりB(ボロン)を入れた、HoleがキャリアとなるP型不純物半導体のウェハーを使うことが多い。これをPsub(Substraite:基板)とする。その後酸化膜をつける。

酸化膜をつける前には、洗浄工程といって、半導体がごみを嫌うために、一生懸命洗浄する。それは、H2O2とH2SO4の混合液体の硫酸加水と呼ばれるものだったり、SC-1と呼ばれるNH4OH:H2O2:H2Oの組成の洗浄液(比率は半導体会社や工場によって違ったりする)や、SC-2と呼ばれるHCl:H2O2:H2Oの組成の洗浄液を使ってウェハーをきれいにする。これらの洗浄液の順序や組み合わせ方は会社や工場によって違うと思う。

そして、洗浄後にはスピンドライヤーとかいう装置でくるくる回して、水分を飛ばして高速乾燥させる。そうしないと、熱工程に入って水が残っていたりすると、水が酸化膜の基として成長してしまい、いろいろな問題を起こすからだ。これは後で述べよう。

さて、酸化膜を作る工程だが、これは酸化炉と呼ばれる炉に入れる。この最初の酸化膜を作る工程では、膜厚が1000Åぐらいなので、それほど速く酸化させる必要はないので、だいたい1000℃ぐらいの温度で、ドライ酸化をする。で、だいたい1時間ぐらいで酸化が終わるかな?(ドライ酸化の説明は次回)

その後、せっかくつけた、酸化膜をエッチングという工程で取り除いてしまう。この場合液体のエッチング液を使用し、NH4F:HF:H2Oといったフッ化アンモンの水溶液を使う。この比率は実はいろいろあって、使いたいエッチングレイト(Etching Rate:エッチング速度)によって変える。エッチングっていうのは、簡単に言えば削るって意味だし、液体をつかったエッチングのことをウェットエッチって呼ぶ。

今日示したここまでの工程は、ウェハーメーカーから買ったウェハーの表面を一度酸化して、変なごみとか表面のぼこぼこの段差とか余計な不純物を取り除くために行う。だからせっかく付けた酸化膜をすぐにとってしまうのだ。こうでもしないと、後々工程を重ねていくうちに、不具合が強調されてしまうのだ。半導体というのは非常にミクロな世界の話なので、そこまでやっても、最後まで行くころにはいろいろと問題が出てくる。

ここで一区切り。次は今回出てきた、酸化のちょっと詳しい話とウェットエッチのRateのちょっと詳しい話をしようかな。補足説明に脱線しながら進む。乾燥不足の話(IPAとかもね)と洗浄液の違いによる目的も。

しかし、商売でもないのにこんな講座やって、結構時間食って大変だなあ。本来なら、これで金取れるんだけど、まあそのうち考えよう。図を作るのが結構面倒だなあ。
posted by ピッコロ大魔王 at 21:15| Comment(2) | TrackBack(0) | 酸化拡散 | このブログの読者になる | 更新情報をチェックする

2004年04月20日

インバータ最終回

今回は、さしあたってのインバータの最終回である。
予告通り、ちょっとイレギュラーな、というか、他に一般的に使われている、インバータの紹介を。

まず、以下の図を見て頂戴。

抵抗インバータ

これ、今までの図と比べるとむちゃくちゃシンプルだけど、れっきとしたインバータなのね。
今までのCMOSインバータで使われていた、上側のPMOSが抵抗に変わっていて、入力のVinは下側のNMOSのゲートにしか入っていない。

軽く動作説明をすると、まずゲートに5Vのハイの信号1が入る場合は問題ないよね。前回と同じで下のNMOSがONするので文句なしに、VoutにはGndの0Vが出力としてでてきて、ロウの信号0となる。

反対にゲートに0Vのロウの信号が入る場合には、NMOSがOFFのままなので、上側の抵抗分の電圧降下を、Vddの5Vからひいた値がVoutの出力として出てくる。このとき、この抵抗がはてしなく小さければ、ここでの電圧降下は無視できるほどになって、結果としてほぼ5VのVddそのままの出力が出てくる。で、入力がロウなのに出力は反転してハイになる。

すると、あらまあ不思議。PMOSの代わりに抵抗使っても、ちゃんとインバータができている。

これ、実は前に少し説明した、昔のプロセスでCMOSプロセスが開発されていなくてNMOSのプロセスだけの時には、拡散層の抵抗を使うという技を使ってインバータを作ったわけ。

他にも方法があって、それはNMOSトランジスタをうまく使う。抵抗を使ってインバータができるなら、上側にONしっぱなしのトランジスタを置いてもいいってことになるよね。ONしっぱなしのトランジスタなら抵抗と同じだもんね。だからこの場合、NMOSのVthを0V以下にしちゃう。するとゲート電圧が0Vでも5Vでも、プラスの電圧をかけていればトランジスタがONするから、見かけは抵抗と同じに扱える。これはウェハープロセスでそこだけ違うVthのトランジスタを作るわけ。詳しくは、もっとあとでプロセスの話の時に説明することになるけど、こういうトランジスタのことをデプレッショントランジスタと呼んでいる。単にデプレッションとも言う。

こういうふうにすると、NMOSのプロセスだけでも、抵抗使ったり、デプレッショントランジスタを使えば、ちゃんとインバータができる。なかなかよい知恵だ。ちなみに、現在のCMOSプロセスでも、わざと抵抗を使ったりして回路を組んでいるから、この知恵は特にCMOSプロセス以外のためのものだけではない。

他にも、PMOSプロセスではどうやるかとか、応用はあるので、それは自分で考える。
こんなところで、このセッションのインバータの話は終わり。

次は、そろそろ、ウェハー上でのトランジスタの作り方にでも進もうかな。
posted by ピッコロ大魔王 at 11:47| Comment(3) | TrackBack(0) | 回路 | このブログの読者になる | 更新情報をチェックする

2004年04月19日

インバータ続き

今日はあんまり酔っ払ってないので、2度目の投稿。でも、少し気持ちよくなっている。

さて、入力が0Vの場合だ。Vinが0Vの場合、まずPMOSがどうなるかだ。ゲート電圧が0Vで、Vddであるソース電圧が5Vになっている。前回少し説明したのと同じように、ソースは基板電圧と同じになるようにしてあるので、基板(ソース)から見るとゲートは-5Vになっている。ということは前回設定したPMOSのVthである-3Vを絶対値で軽く上回っていることになる。ということは、PMOSがONするってことだ。ちなみに、このときPMOSのドレイン電圧(Vd)がいくつなんてのは、前回のNMOSがONのときと同じで考えない。こんがらがるからね。

一方、NMOSのほうはどうであろう。ゲートが0V、Vs(ソース電圧)もGndで0Vになっている。これじゃあ、基板に対してゲート電圧は0Vと0Vで電位差がなくて、NMOSのVthである3Vにはるか及ばない。ということで、NMOSは入力電圧が0Vではうんともすんとも言わない。

で、PMOS、NMOSこれ二つをあわせてみるとどういうことになるか。PMOSは入力電圧ゼロでON、NMOSは入力電圧ゼロでOFF。これは前回の入力5Vのときと同じように考えると、PMOS側がONしているわけだから、このPMOSトランジスタのチャネル(電流の通り道)部分がPタイプに反転して(Holeの通り道ができる)電流が通ることになる。そしてこの場合もチャネル部分のわずかな抵抗があるだけで、V=IRの電圧降下分を差し引いた電圧がVoutに出ることになる。

前回は長くなったので詳しくは説明しなかったが、今回の場合でちょっと説明しよう。V=IRでRがむちゃくちゃ小さいとすれば、その電圧降下はわずかだ。Vddに5Vかかっているとしても、PMOSがONしたときのそこを電流が通るときの抵抗がむちゃくちゃ小さいとすれば、トランジスタでの電圧降下はごくわずかということになる。例えば、0.000001Vなんてことになると、実際の電圧効果を差し引いたVoutの電圧は5V-0.000001V=4.999999Vってことになりほぼ5Vってことになる。

いやー、おもしろいねえ。今の話を全体的に見るとどうなるか。つまり、Vinが0Vの時には、PMOSはONになって、NMOSはうんともすんとも言わない。するとVinで0Vというロウの信号を入れたのにVoutではほぼ5Vのハイって言う信号が出てくる。
あらまあ、不思議。入力信号0(ロウ)が出力信号1(ハイ)にでんぐり返っている。

前回のNMOSがオンする場合と今回のPMOSがオンする場合をあわせると、これがCMOSインバータの動作ってことになる。これで、ちゃんと1が0、0が1っていう論理回路になったでしょ。

次は半導体のインバータのちょっとした補足。忘れないようにメモしておくと、抵抗とかNMOSだけを使った場合。
posted by ピッコロ大魔王 at 21:01| Comment(0) | TrackBack(0) | 回路 | このブログの読者になる | 更新情報をチェックする

インバータ2

週末お休みしている間、コメントが1個載っていた。
下流のほうもということだったが、下流とはトランジスタの物性とか、半導体プロセスのことかな。まあ、自分の場合、工場勤務の時には、プロセスとか製品のほうを見ていたので、回路は専門ではないが、教科書とは違った分かりやすさを目指して、いろいろ脱線しながら、メモしている。そのうち電流電圧特性とかPhotolithoとか拡散とかインプラなどの話も出てくるでしょう(続けばだけど)。

しかし、29歳から30歳ぐらいの時には工場の親分やらされていたから実務は短いし、もう会社を辞めて5年以上経っているので、記憶はあやふやで古い情報なので、これから勉強する人はちゃんとした本も読んだほうがよいでしょう。そこそこ頭の中には残っているもんだなあとは思いつつも、時々嘘書いてるかもしれないので。ちゃんと調べて書けばいいんだけど、ご気楽趣味的にはそこまでする気力はない。

さてさて、インバータの続きである。以下の図を見てもらいましょう。

CMOSインバータ詳細

これを見ると、前回のインバータの回路図と比べてよく分かると思う。これ、普通CMOSインバータって言うんだよね。なぜCMOSかというとComplementaly Metal Oxide Semiconductorだから。なんだか分からんって?Complementalyって日本語で言うと相補型って意味で、互いに補っているという意味(英語のつづりこれでよかったっけなあ?)。つまり、NMOSトランジスタとPMOSトランジスタの両方を1つのウェハー上に作って使っているのを業界ではCMOS、CMOSと呼んでいるわけ。ちなみに昔は、そういう技術がなくて、NMOSだけとかPMOSだけとかのプロセスを使っていた。

CMOSインバータは、PMOSとNMOSのドレイン側をつないで、そこからOut(出力)端子をとり、NMOSのソース側(図の下側)をGndにつなぐ。そして、PMOSのソース側にVdd(電源電圧)の端子を出しておく。ゲートの端子はNMOSとPMOSのゲート電極を共通にして、そこがIn(入力)端子になる。

さて、ここからが動作説明なのだが、仮にVin(入力)を5V、Vddを5V、PMOSトランジスタのVthを-3V、NMOSトランジスタのVthを3Vとしてみよう。論理回路的には、Vinにかける電圧が5Vのときは1でハイになり、0V(つまり電圧をかけていない入力ゼロの時)のときは0でロウになる。

まず、Vinが5VのときにそれぞれPMOSトランジスタとNMOSトランジスタの動きがどうなるか。Vddは常に電圧かかりっぱなしで、5Vかかっている。PMOSは単体で見たときに、ソースに5V、ゲートに5Vかかっていることになる(Ps、PdはそれぞれPMOSのソースとドレインね)。PMOSトランジスタがONになるためには、トランジスタのソースを基準にしてゲートの電圧がVthを超えればよい(PMOSの場合マイナス側に絶対値として超える)。この場合、ソースが5Vでゲートが5Vなので電位差はなく、PMOSのゲートは基板にたいして0Vということになり、ONしない。ここで、大事なのはVss(ソースの電圧)が基板電圧として設定してあるという点だ。このインバータでよく分からなくなってしまう典型的なパターンは、PMOSっていうとゲートにマイナス、ドレインにもマイナスかけるとONするって思っているために、動作が分からなくなるというパターンだ。

同じように、NMOSを見てみる。この場合、ゲートに5VでVss(ソースの電圧)はGndで0Vなので、電位差は5VになりNMOSのVthである3Vを軽く超えている。だからNMOSはONすることになる。

すると、どうであろう、ゲートに5V電圧をかけると、PMOSはうんともすんともいわないが、NMOSはONするということになる。で結果的には、NMOSはトランジスタのチャネル部分(電気の通り道)のわずかな抵抗があるだけで、ただの小さい抵抗の銅線と同じになる。するとGndの電圧がVoutの場所に出てくることになる。

あら不思議、Vinに5Vかけてハイの信号だったのがVoutでは0Vのロウの信号にでんぐり返っている。
ちなみに、このときNMOSのドレイン側に何Vかかっているんだろう、なんて考えるとわけ分からなくなるので、そこは無視。

長くなったので、逆の0V入力は次。
posted by ピッコロ大魔王 at 11:37| Comment(7) | TrackBack(0) | 回路 | このブログの読者になる | 更新情報をチェックする

2004年04月16日

インバータ

一昨日、明日に続くとか書きながら、昨日は晩酌しすぎて気絶してしまった。

さて、インバータである。インバータは回路ではいわゆるNOTである。こういうのを論理回路って言う。AND(アンド)とかOR(オア)ってのを聞いたことがある人も多いと思う。文科系の人は無理かもしれないが、理系の人はほぼ全員が言葉ぐらい知っているだろう。

一番簡単な論理回路がNOTである。だって、信号が反転するだけだから。要するに入力に1を入れたら出力が0になって、入力に0を入れたら出力が1になるだけの話だ。1のことをハイ(High)だとか、0のことをロウ(Low)だとか言ったりもする。これは、矩形波の信号を入力信号として見たときに使う言い方だと思えばよい。このNOTの論理回路記号を書くと下の図のようになる。

インバータ記号

まあ、これは見たまんま。ど素人でも、1,0の関係がなんとなくは分かるでしょう。で、ここからが問題である。このNOT(インバータ)の論理回路をトランジスタの記号を使って簡単に書くと、こんなふうになる。

CMOSインバータ

Vinって書いてあるところが入力で、論理回路記号でのInにあたる。Voutって書いてあるところが、同じくOutにあたる。Vddってのは電源電圧。これは前に説明したトランジスタのところで言った、Drain(ドレイン)にかけた電圧と同じだと思ってかまわない(ちょっと違うけどね)。さらに、Gndとはアースのこと。一般的にはGndは0Vだと思えばよい。要するに基準電圧が0Vってこと。

この図だけでは全く分からないと思うが、ここからが本番で、長くなりそうなので、次に続く。(明日とは書かない)
posted by ピッコロ大魔王 at 18:48| Comment(1) | TrackBack(0) | 回路 | このブログの読者になる | 更新情報をチェックする

2004年04月14日

MOSトランジスタ記号

いやー、どうもこの講座書くの、毎日夕飯時に缶ビール2本と、焼酎ロックで3,4杯飲んだ後だから、結構気持ちよくなっていて、かなり適当。

で、今日は次へのステップへの準備段階として、トランジスタの記号表示のお勉強。ちなみに次へのステップとはインバータのことである。電子回路の一番単純な部品といえば、インバータであるが、その説明のための前準備というわけだ。ま、インバータが何か分からない人も、次回かその次になれば分かるので気にしない。とにかく、初歩の半導体を勉強するに当たっては、製造プロセスと回路設計をうまく理解するためには、インバータで学習するのが一番よい。(と、個人的に勝手に思っている)

さて、まずNchトランジスタのことを業界では普通NMOSと呼ぶ。これを記号で表すと次のようになる。GはGate(ゲート)、DはDrain(ドレイン)、SはSource(ソース)のことね。

NMOS記号

この図を横に倒すと、なんとなく前に出したトランジスタの断面構造に似てるよね。これが、回路図で使うNMOSトランジスタの記号だ。
さらにPMOSの場合は次のようになる。

PMOS記号

結局、NMOSとPMOSの記号の違いは、真ん中にある矢印の向きが違うんだよね。この矢印って電流の流れる向きを表している。
例えばPMOSの場合、キャリアがHoleなのでプラスの電荷がD(Drain:ドレイン)からS(Source:ソース)に流れることになるのでSに向かって矢印が出ている。NMOSの場合、キャリアが電子なので、マイナスの電荷がDからSに流れることになる。この時、電流は電子の流れとは反対なのでSからDに電流が流れることになる。だから記号ではSから矢印が出ていることになる。忘れたかもしれないが、キャリアとは電荷を持って移動するもので、電子か正孔(Hole)のことをさす。

今日は図を書くのに時間がかかったのでここまで。また明日に続く。
posted by ピッコロ大魔王 at 22:38| Comment(3) | TrackBack(0) | 回路 | このブログの読者になる | 更新情報をチェックする

2004年04月13日

最小線幅

パソコンを少しいじっている人ならCPUなんて言葉は聞いたことがあると思うけど、今のIntelだとかAMDなどのCPUってものすごい小さいサイズのトランジスタでできているんだよね。

よく0.3μmルールだとか、0.15μmルールだとか言うけど、これって基本的にトランジスタのゲートの長さなんだよね。昨日の図のゲートの横幅のこと。これが一般的にプロセスルールだとか言うもの。昔は5μmとかだったのが、3μmになり、1μmになり、さらには0.8μm,
0.5μmなどと、どんどん線幅が短くなってきた。ちなみに1μmを下回ると、サブミクロン(ルール)などと呼び、0.5μmを下回るとディープサブミクロンなどと呼んでいる。

このルールを最小線幅ルールともいったりしていて、要するに加工する時の、そのときの装置の限界(もちろん大量生産に耐えうるマージンを持った限界だが)の精度によるものだ。よくシュリンクサイズなんて言葉も使ったりするが、これはある製品を例えば1μmで作っていたときに、設計していた設計図をそのまま半分に縮小して、0.5μmで作ったりするときに、50%シュリンクなんていう。(まあ、そのまま単純に設計図を縮小すればよいわけではなく、加工するプロセス的にもいろいろと条件をチューニングしないといけないけどね)

参考までに、サイズを小さくしていくときに比例縮小則ってのがあって、長さに反比例して不純物の濃度は濃くしないといけないってのもある。これは、そのうち説明するかもしれないけど、比例縮小則などで検索すれば、参考になるサイトが引っかかるんじゃないかな。

さてさて、何でこんなふうに、どんどんちっさくなっていくかというと、一つには同じものを作るのなら小さい線幅で作ったほうが、一つのチップのサイズは小さくなるのだから、当然1枚のウェハーから取れる、チップの総数は多くなるというのがある。そうすれば当然一個あたりのコストが下がるわけである。(厳密には、装置も新しいのに変えないといけなかったりするので、ぼろもうけとはいかないが、何十億、何百億というお金をかけても、後でちゃんと回収できるという計算の元にやっている)これと同じ理屈でウェハーのサイズをでかくするっていう手も使っている。今では300ミリウェハーなんて使っている。直径30cmの化け物ウェハーだ。

2つ目は製品としてのチップの総消費電力を抑えるという要求が消費者側からきているためである。よく低消費電力とかうたっているあれである。携帯型の要求が出たり、環境問題で節電の話が出たりである。どうしてそれが、ルールの縮小と関係があるかというと、トランジスタがONになっているときの電力消費量がトランジスタのサイズが小さいほうが少なくなるって理由からなのだ。
でも、小さくしてもいっぱいトランジスタ乗っけたら同じなんだけどね。
実は電源電圧を小さくできるってことのほうがポイントかな。

ここで昨日のVthの話がからんでくる。例えばウォークマンみたいなものをみると(今はMDウォークマンかな)、基本的には単3か単4あたりの電池で動かないといけない。自分は持ってないからよく分からないけど、電池1本ですむとしたら、1.5V。2本なら3Vで全部回路が動作しないといけないことになる。もし、トランジスタのVthが1.5Vだったら電池1本ではお手上げ。電池1本で動かすためには、せめてVthは1V未満でないとだめだろう。結局この場合電源電圧を1.5Vにして動かせるものを作るためには、Vthを十分マージンを持って作りこまないといけない。

でも、ここで注意しなければならないのは、同じプロセスで作るとしたら、製造の誤差範囲が±0.3Vのときに、Vthが3Vの場合には±10%となりVthが1Vの場合±30%となることだ。1Vを狙って0.7Vから1.3Vの範囲では回路の動作の安定としてはちと厳しい。まあ、回路設計するときにそのぐらいのことは想定していて、十分にマージンはとってるのだが、当然ぶれの比率がでかいということは、誤差範囲をはみ出る比率もでかくなる。

こんな場合も、もう少し精度のよい細い線幅のプロセスルールを使えば安定してコントロールできるようになったりするわけだ。まあ、プロセスの制御もそれにつれてシビアにはなるけどね。

多少正確ではないがこんなところだろう。Vthがらみの初歩の話はこの程度かな。続く。
posted by ピッコロ大魔王 at 23:48| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年04月12日

トランジスタの動作

いよいよMOSトランジスタの動作の話である。
ここではNchトランジスタで話を進める。

まず、ゲートにプラスの電圧をかける。例えば5Vの電圧が一般的なので、そう仮定する。電圧ってのもいっきに5Vになるわけではなく、徐々に5Vになるわけだ。まあ、人間の時間間隔からすれば一瞬というか、電圧をかけたのと同時だが、局所的な視野からはやっぱりだんだんと5Vになるわけだ。そのとき、まず最初にPsub部分のゲートの直下のところに空乏層というのができる。

Psubってのは正孔(Hole)がいっぱいある半導体なんだけど、ゲートにプラスの電圧をかけると、プラスと反発して正孔がどんどん押しやられていく。(厳密にはエネルギーバンドで説明しないといけないのだが、ここでは感覚的に分かりやすいように、イメージ的に説明する)すると、ゲートの下の部分のPsub基板はキャリアとしてのHoleがかすかすの状態になる。こういうキャリアがかすかすになった部分を空乏層と呼ぶ。図で書くとこんな感じだ。

空乏層

そして、さらに5Vに向かって電圧をかけていくと、ある電圧で、あらまあ不思議、ゲート直下の酸化膜に接したごくごく薄い領域にn+の領域が現れてしまう。これは5ボルトという電圧が基板にとってはとても大きいために、空乏層ができたあと逆にプラスの電圧によってマイナスの電荷を励起させられてしまうということから起こる。(これも厳密にはエネルギーバンドで説明しないといけない)イメージ的には、まず同一極性で反発するために、プラスのキャリア(Hole)が押しやられ空乏層ができ、さらに電圧をかけ続けると逆極性の電子をひきつけてn+の領域を作ってしまうといったところか。この領域を反転層と呼ぶ。図で見るとこんな感じ。

反転層

実際にはこの図とは違い、反転層はむちゃくちゃ薄い。ほんとにごくごく薄くて、ゲート酸化膜の下のわずかな厚さにできる。

この反転層ができる時の電圧を閾値(しきいち)電圧と呼んでいて、Vthと記す。このthはThresholdの略だ。普通Vthかスレッショルド(Threshold)電圧と呼ぶ。だから、先ほどから例に出した、ゲート電圧の5Vというのは、Vth(1Vとか3V)に十分足りる電圧として設定している。つまり、ゲート電圧がVthを超えると、反転層ができて、キャリア(電流)の通り道ができるわけである。そのときにS/D間に電位差があれば(前に述べたソースがGND,ドレインが5Vという状態でよい)、ソース、ドレイン間に電流が流れ、めでたくMOSトランジスタがONするわけだ。

ゲートにかける電圧はVthを十分に超えていないと、反転層が完全にできないので、動作が安定しなかったりするので注意が必要である。世の中には、パソコン関係で、よく3.3V動作とか5V動作とかあるが、結局これはそこの部品に使われている半導体のまたさらに部品であるトランジスタのVthに関係しているわけである。Vthが3Vの場合は、5Vの電源電圧でちゃんと動作をするが、3.3Vでは動作しない。またVthが1V程度であれば、電源電圧が3V程度でもちゃんと動作するわけだ。

まあ、世の中の電化製品は、電池で動くものなども、ちゃんと回路設計によって、Vthを電池2個分とかで動作可能などと設定しているわけだ。そして、そのVthは半導体工場でウェハーを作るときにちゃんとその値になるように制御して作りこんでいるという仕組みである。ちょっと、長くなっちゃったので、今回はここまで。

空乏層とか反転層とかちゃんと調べたい場合には、「空乏層」とか「PNダイオード」などの用語で検索すると、いっぱい見つかるでしょう。ほんとはPNジャンクションとかで基礎を理解するところをここでは一足飛びに説明しているので、多少の自己学習は必要であろう。

以前、子分たちには、「そんなこと自分で考えろ」とか「そんなことミジンコでもわかる」とか「そんなことアメーバでも分かる」などと言って、自分の頭を使うことを口をすっぱくしていったものだ。でも、「そんなこと猿でも分かる」というと「僕も猿まで成長したと認めてくれるんですか、むちゃくちゃうれしい」などと酒の席で言っていたのを思い出す。次も、もう少しVth関係の話をしようかな。続く。
posted by ピッコロ大魔王 at 22:52| Comment(5) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年04月11日

MOSトランジスタ2

さてさて、しばらくご無沙汰していましたが、いよいよMOSトランジスタである。下に示すのがMOSトランジスタの断面構造である。

MOSトランジスタ

これは、Nchトランジスタと呼んでいて、この後、動作の説明でわかってくるのだが、電流が流れる部分の通り道がN型のトランジスタである。まあ、ど素人の場合こんなことを聞いても全くわからないと思うが、図のn+とある部分がnならNchと覚えていてくれればよい。ちなみにNchはNチャネルと呼ぶ。ここで、図にある記号の説明をしておく。

まず下の方のPsubというのはP substrateの略でP型の基板のことだ。つまりウェハー基板のことをSub(サブ)と呼んでいて、PサブといえばP型基板、NサブといえばN型基板のこと。Pサブの場合はB(ボロン)入った不純物半導体であるSi基板になっているわけだ。Nサブの場合はP(リン)が入っているわけね。

次に、n+の場所だが、ここはS/D(ソース・ドレイン)と呼んでいて、電極のことだ。言葉の通り、片一方がSource(ソース)で電流の流れる源(出発点)でDrain(ドレイン)が蛇口の出口となる。この二つは物理的には同じで、どっちからどっちに電流を流したいかという回路設計上の取り決めでSourceかDrainに決まる。この部分はn+の記号からも分かるとおり、n型の不純物が非常に濃い。濃くないと電極として成り立たないからである。まあ、要するに一般的にはP(リン)がむちゃくちゃ濃いわけだ。詳細は追々説明する。

さらに一番上にあるのがSiと書いてある、Gate(ゲート)と呼ばれる部分だ。ここは、Si基板(この場合Psub)との間にSiO2(シリコン酸化膜)をはさんでいて、ここのGate電極に電圧をかけるとSiO2膜と接しているPsubの最上部に薄い電子の通り道ができる。ちなみに、このてっぺんのSiも電極として端子を取るので、むちゃくちゃn型の不純物が濃いSiになっている。

実はこの構造では、SiとPsubの間にSiO2という絶縁膜が挟まっているのがみそで、これがあるために、Gate電極に電圧を加えると電子の通り道ができ、そのときにSource、Drain間に電位差があると電子が移動して電流が流れることになる。この酸化膜のことを特別にGate酸化膜と呼ぶ。

ちなみにこのNchトランジスタの場合は、Gateにプラス、SourceはGND(グランド)、Drainにプラスの電圧をかけるとトランジスタに電流が流れることになる。この電流が流れることをトランジスタがONすると言う。よく、トランジスタがスイッチング素子だといわれる理由はここにある。つまり、ソース、ドレインには常に電圧をかけっぱなしでも、ゲートに電圧がかかっていなければトランジスタはOFFのままで電流は流れず、ゲートの電圧でON、OFFが制御できるわけである。

勘のよい方はもうわかっているかと思うが、Pchトランジスタの場合は、Nchの図の極性をすべて逆にして、電圧も逆にすればよい。Nsubにp+のS/D、Gate、Drainにマイナス電圧、SourceにGNDとすれば、動作的には全くNchと同じである。

とりあえず今日はここまで。次はもう少し、トランジスタの動作とか用語説明を細かくする。続く。
posted by ピッコロ大魔王 at 22:12| Comment(0) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年04月08日

MOSトランジスタ

さて、いきなりトランジスタの話である。不純物の入れ方はそのうち追々説明するとして、一気にジャンプ。
トランジスタといってもいろいろ種類があるんだけど、大きく分けて、バイポーラトランジスタとMOSトランジスタがある。バイポーラは名前の通り2つ極があるという意味なんだけど、半導体の創成期はみんなこっちをやっていて、教科書なんかだとバイポーラの話がメインで説明してあった。でも、ちょっと難しい。本気で勉強する人は、じっくり教科書で勉強するとよいが、取っ掛かりとしてはもう一つのMOSトランジスタをお勧めする。という私も、最初はご丁寧に半導体物理の勉強をバイポーラトランジスタでやった。
このMOSトランジスタであるが、名前はMetal Oxide Semiconductorの頭文字をとった略なのだ。金属、酸化膜、シリコントランジスタ。何じゃそりゃ、という話になるのだが、これは単純に構造を意味している。
上から金属、酸化膜、シリコンが層状態で重なった構造をしているわけだ。具体的には金属にはAl(アルミ)、酸化膜にはSiO(シリコン酸化膜)となり、最後のシリコンはSi基板のことである。Si基盤とは先に説明したSiウェハーのことだと思えばよい。金属のAlは初期のころは使われていたが、今ではN型を思いっきり濃くしたSiを使っているのが普通で、本当ならSOSになるのだが、呼び名はSiをメタル(Metal)代わりに使っていようがMOSのままだ。ちなみにメタル部分は電極になる。だからN型のSiを電極代わりに使う今の現状では半分導体じゃなくて、もろ導体になるようにおもっきり濃いN型にするわけ。

構造は絵に描けばわかりやすいんだが、上からMOSのサンドイッチ構造だからここでは載せない。そのうちトランジスタの話をするときにいやでも出てくるので最初は想像力を働かせてもらう。
ちなみにこのMOS構造だけだとなんになるかというと、キャパシタになるわけだ。こいつをMOSキャパシタと呼ぶ。要するにコンデンサみたいなもんよ。Alを使うとメタルキャパシタとかSiを使うとSiキャパシタなどと呼んだりするが、会社によったり、研究室によったりで、呼び名が違ったりするから、とりあえずMOSキャパシタと覚えておけばいいだろう。

なかなかトランジスタまで進まないが、今日はキャパシタどまり。続く。
posted by ピッコロ大魔王 at 23:43| Comment(1) | TrackBack(0) | デバイス | このブログの読者になる | 更新情報をチェックする

2004年04月07日

不純物半導体

さてさて、不純物半導体である。
これも、言葉の通り不純物が入っているのである。というのはSiに対して不純物なのであるからSi以外のものが入っているのだ。Siは原子番号14番の物質で一番外側(最外殻)の電子が4つあって、それを使っておのおのが共有結合している。まあ、この辺は中学ぐらいの理科の記憶がないと話が通じないが、わからない場合は「電子軌道」とか「共有結合」で検索すればいろいろ引っかかってくるんじゃないかな。
で、このSiだけでできている格子のなかに、ポコッと違う種類の原子が入るわけだ。その種類として一般的なのはB(ボロン)原子、P(リン)原子、As(ヒ素)原子がある。
BはSi系列の原子と比べると1個電子が足りない。つまり一番外側に3個しかない。これがSi結晶の中に入るとどうなるかというと、こうなる。

p型

実際には格子の中に組み込まれてしまうから、電子のない場所が1箇所だけできてしまうことになる。この空孔のことを正孔などと呼んだりする。まあ、+(プラス)の電荷を持った電子と同じような働きをするものができるわけだ。こいつは自由に動き回ることができて、電圧をかけると、−(マイナス)のほうに向かって動いていくことになる。こうするとまさに半導体の導体の役目を果たすことになる。通常この正電荷のことをホールって呼んでる。こんな感じでホールができるような不純物の入った半導体のことをP型半導体と呼ぶ。

一方、PやAsがSi結晶の格子の中に入るとどうなるかというと、こうなる。

n型

この場合は、P型半導体の場合と逆で、P(リン)などはSi原子の系列からすると1個電子が余分。だから、格子の中に入ると4つの電子で共有結合し、かつ、電子が1個あまることになる。その結果、そのあまった原子は自由に動き回ることができるようになり、電圧をかければ、+の電極のほうに動くことになる。はい、これでこちらも電気が流れることになり、導体の出来上がり。このような電子が余計にある不純物半導体をN型半導体と呼ぶ。

注意しなければいけないのは、P型とN型ではホール、電子の電圧をかけたときの動きが逆であるから、電流の流れる方向が同じでも、物が動く向きは逆であるということ。この物のこと(ホール、電子)のことを総じて、キャリアと呼ぶ。運ぶものってな感じのイメージかな。

P型、N型半導体だとか言っても、実際にはPタイプの不純物(ボロン)だけとかNタイプの不純物(リン)だけが入っているということは少なく、多くの場合どちらも混入していて、それらが相殺されて最終的にどっちが多いかということで、P型半導体かN型半導体かに決まることになる。だって、ホール(正孔)と電子が出会ったら合体して何もないのと同じことになるから。まあ、ほじくったねんどの穴にねんどを詰め込んで、痕もなく消えてしまうようなイメージね。
ちなみに、今はNタイプの不純物としてはAs(ヒ素)はあまり使われていないと思う。

まあ、厳密に言うと、エネルギーバンドが曲がってとか、下がってとかで、電子の相対的エネルギーが上がるから励起されている電子が増えるとか何とかいうめんどくさいこともあるのだが、この段階ではホールができるとか、電子があまっているとかイメージすれば十分だろう。

ちなみにこの不純物原子そのものの物理的性質でいろいろ面倒なことやら、面白いことも起こるのだが、その手の詳細は教科書でじっくり勉強してもらうしかない。原子の重さが重いB(ボロン)は拡散しやすいからうんぬんとか、ね。もしかしたら、後で熱処理工程のところで軽く説明するかもしれないけど。

こんなところで、不純物半導体の話は終わりで、半導体の種類の話は一区切り。で、次は普通の教科書とは違って、いきなりトランジスタの加工の話になる。これは自分がど素人に講義していたときにやった順序である。でも、その前にどうやって不純物を入れるかぐらいは最初に説明するべきかな?つづく。
posted by ピッコロ大魔王 at 00:02| Comment(0) | TrackBack(0) | 物理 | このブログの読者になる | 更新情報をチェックする

2004年04月06日

真性半導体

さてさて真性半導体であるが、これはまさに言葉の通り真性なのである。でもこれだけじゃあ、なんのことやらわからない。自分も学生時代、電気電子の専攻じゃなかったし、運動部に所属していて勉強どころじゃなかったので(ほんとはそれじゃあまずいと今なら思う)、就職して半導体工場に配属になって1から勉強したときには、なんのことやらだった。
まあ、要するにまっさらな半導体だと思ってくれればよい。つまりSi(シリコン)だったら、そのまま純粋なSiのことをさす。でもその辺に転がっている砂じゃだめ。半導体に使うSiは単結晶と呼ばれるもので、Siの種のようなもの中心にして溶けたSiを特殊な引き上げ方をして作製する。こういうのを単結晶作製なんて呼んだりする。多分、信越半導体とか小松半導体とか住友シチックスなんてところのホームページを見ると詳しく載っているんじゃないかな。でも、会社名はもしかしたら変わっているかもしれない。なんせ情報が数年前で止まっているし、記憶だけを頼りに適当に書いているから。

くれぐれも、あんまり真剣に見ないように。あくまでも、過去の記憶のみを頼りにしたメモみたいなものだから。

通常はウェハーと呼ばれるせんべいのような円盤状のSiに回路を作っていって、みんなが使っているパソコンのCPUだとかのチップになる。SiでできているのでSiウェハーと呼び、チップのことをデバイスなどと呼んだりもしている。一般の人が見ているCPUの正方形のやつとか、長方形のげじげじ型の黒い胴体に足が出たものは、円盤状のSiウェハーに何百個も同じものを作って、それを切り出して、足の出たリードフレームっていうのに乗っけて黒い樹脂で固めた後の出来上がった製品だ。電化製品を分解して出てくる緑色の基盤に載っているものを探せば、半導体チップのゲジゲジがいくらでも目に付くからわからない人は見てみると良い。(切り出した製品のことをチップと呼んでいるようなんだけど、回路が載っている部分に関しては総じてチップと認識しているような気がする)

ウェハーの上に回路を作るまでを通常フロントエンドと呼びそれ以降の組み立て(アッセンブリ)検査(テスト)工程をバックエンドと呼んでいる。ここでは、基本的にフロントエンドの話を中心にしていく。

さて、話は横道にそれたが、また本題に戻す。単結晶の作製は通常Si(シリコン)メーカがやっていて、円柱状の単結晶シリコンを横に薄くスライスして、円盤状になったものを、デバイスメーカは買うわけだ。(デバイスメーカとは要するにウェハーに回路を刻み込んだデバイスを作るメーカね。ほかには製造装置を作っているところは装置メーカ)今はでかいのだと直径300ミリもある。これはほんとにでかい。12インチウェハーと呼ばれるものだ。顔が完全に隠れてしまうし、ものすげー重い。昔は4インチとか6インチでかわいいもんだった。8インチぐらいになると実物はかなりでかく感じるが、12インチとなると化け物だ。
ちなみにウェハーの厚さは最初の段階で1ミリもない。何百μmという厚さだ。製品が出来上がって最後には100μm、200μm、300μm程度の厚さに削ってしまう。もうぺらぺら状態。だから結構割れやすくて困ったりする。でも、300ミリぐらいのウェハーになるとあんまり薄いと曲がったりするから、もっと厚いのかもしれない。今の最先端の話は知らない。

またまた脱線してしまった。ということでこんな風にして単結晶の混じりけのない純粋なSiを真性半導体と呼ぶ。真性半導体はこのままではほとんど導体にはならない。まあ、光を当てたり、温度を上げたりして外からエネルギーを加えてあげると、電気を通すようになったりもするが、普段は通さないと思っていて間違いない。
そこで登場するのが不純物半導体である。では、次回に続く。
posted by ピッコロ大魔王 at 00:29| Comment(0) | TrackBack(0) | 物理 | このブログの読者になる | 更新情報をチェックする

2004年04月04日

分類分け

世の中には、半導体の教科書やら、それこそ大学の講義で使われているような本がいっぱいあるし、それに加えて今ではインターネットのような便利なものもあるから、検索すれば一発で有用な情報を得られるだろう。でもまあ、この半導体講座は僕が30代半ばで引退するまでに、いくつかの会社でやってきた勉強会の私塾的な講義の内容をトレースすることにしようと思う。当時はそれなりに好評であり、成果もあった。で、本題だが。
初回には詳しく触れなかったが、半導体には種類の分け方がいくつかあり、その代表的な一つは、材料によるものである。一つは1種類の原子から成り立つものである。その代表作はSi(シリコン)である。ほかにもGe(ゲルマニウム)やC(ダイヤモンド)などがある。で、もう一つは化合物半導体と呼ばれるものである。これにはGaAs(ガリウム砒素)、GaN(窒化ガリウム)、InP(インジウムリン)などなどがある。
さらに、電気的な分け方もある。これは真性半導体と不純物半導体と呼ぶ分け方である。まあ、これは単純に不純物が混じっているか、混じっていないかだけなのでそんなにたいしたことはない。
もう一つ、光学的(エネルギー的というのかな)な意味で直接遷移と間接遷移半導体ってのがあるけど、これはエネルギーバンドとかの話がわからないと全くちんぷんかんぷんなので、「ふーん、エネルギーバンドって何だろう」ぐらいに思っていてくれればよい。

さて、これからはこれらの中で今最もポピュラーで代表的なSi(シリコン)半導体について話を進めていこう。
まず始めは、上に述べた真性半導体と不純物半導体から話をスタートするとしよう。Siについてやるというのだから、単体の半導体と化合物の半導体の区分けはほっといてもいいし、エネルギーバンドもわからないのだから、直接遷移も間接遷移もほっといてよい。
だから、真性と不純物ということになる。続く。
posted by ピッコロ大魔王 at 23:36| Comment(3) | TrackBack(0) | 物理 | このブログの読者になる | 更新情報をチェックする
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。